在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3922|回复: 8

[求助] 折叠共源共栅放大器增益随输出摆幅变化

[复制链接]
发表于 2015-3-3 22:38:06 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近在学习做折叠共源共栅放大器,单位增益接法ac仿真时直流增益80db,在输出和输入之间接一个电压源,该电压源的作用使得输出不等于输入,但又不会使电路中的器件进入线性区,此时增益产生了很大变化,大概从80db减小到了65db左右,看了一下,在不同输出时,共栅管的gds变化了,从而使得输出阻抗发生变化,影响了电路增益。
想问一下,这个问题要怎么解决啊?
发表于 2015-3-4 08:57:06 | 显示全部楼层
仿真方法有问题?
发表于 2015-3-4 09:18:02 | 显示全部楼层
为什么在输出和输入直接加个电压源?
发表于 2015-3-4 11:51:16 | 显示全部楼层
回复 1# daisy_san

这个是很正常的,摆幅变化特别影响的就是输出级的Cascode管,要不就是增大cascode的沟长,要不就是让cascode管的Vds远大于Vdasat
 楼主| 发表于 2015-3-4 21:16:41 | 显示全部楼层
起初没有意识到这个问题,一般AC仿真的时候是单位增益。因为共源共栅的输出阻抗很大,我加了一个源随器做输出级,理论上增益应该不受影响,但是我仿真发现增益下降了,然后发现由于加了源极跟随器,折叠共源共栅的输出升高了一个Vth(源极跟随器),因而使得下端(n管)的输出阻抗减小,从而影响了整个电路的增益。
没人遇到这种情况么?
 楼主| 发表于 2015-3-4 21:20:47 | 显示全部楼层
回复 4# etiet
确实是影响了共栅管的gds,也就是ro,变化的很明显,
共栅管的尺寸应该怎么设定从而使得输出对他的影响比较小呢?
或者还有什么别的方法?
 楼主| 发表于 2015-3-4 21:22:20 | 显示全部楼层
回复 2# gaozhiqiang


    应该没有问题,增益变化了,我想看一下摆幅对输出阻抗的影响,所以加了offset
发表于 2015-3-4 21:39:36 | 显示全部楼层
rds会随Vds变化的。可以看马丁书上的推导
 楼主| 发表于 2015-3-4 21:49:04 | 显示全部楼层
回复 8# luoyan501
martin书的哪里啊?
哪有生么办法改善么?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 19:42 , Processed in 0.021072 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表