关于TSMC 40nm shrink的问题，请大家不吝赐教！

merkury · 发表于 2015-2-15 18:41:11

您需要登录才可以下载或查看，没有账号？注册

x

我们知道TSMC 40nm工艺是由45nm工艺直接微缩 (Linear shrink)得来的。

那么，如果打算用TSMC 40nm投片，数字部分综合的时候，DC综合得出的面积，是基于45nm下的吗？如果要想知道40nm下的工艺，还要再乘以一个系数？？

qingx_j · 发表于 2015-2-16 10:29:43

一般是这样的。跟你拿到的lib有关

icfbicfb · 发表于 2015-2-16 14:44:51

不需要的，40的flow是transparent的，就是你根部不需要管什么45,40
直接用40的东西做就行了

merkury · 发表于 2015-2-19 21:55:58

回复 3# icfbicfb

谢谢指点！
如果是已经使用了40nm的库，那为什么有些人还需要shrink的面积呢？
对这个shrink面积不是很理解，能解释一下吗？

谢谢！

icfbicfb · 发表于 2015-2-20 08:38:16

die size * 0.81 （ each side shrink 0.9 )

angelaboy · 发表于 2015-2-23 14:35:32

where?

零点小豹 · 发表于 2016-4-29 10:33:49

回复 5# icfbicfb

正解！

dicky · 发表于 2016-10-20 20:34:32

我来评价一下，这套库整体不错

t_zheng · 发表于 2017-5-2 15:47:21

回复 1# merkury

楼主你好，请问你当时做TSMC40的时候，MOS管最小的Length是取40nm还是45nm？因为要shrink，实在不知道怎么取size。

[求助] 关于TSMC 40nm shrink的问题，请大家不吝赐教！