vivado在impl中报错BUFG不足

schottky163 · 发表于 2015-2-2 18:02:43

您需要登录才可以下载或查看，没有账号？注册

x

在syn中设定了bufg为32个，syn后的报告中也是32个bufg。但是执行impl后，vivado报错说是生成了35个bufg，超出芯片容量。重新syn之后还是这样。不知道是什么原因，怎么syn和impl的结果会不同。

huqiaqia · 发表于 2015-2-3 14:30:12

请确认你没加 chipscope 等调试工具

acgoal · 发表于 2015-2-3 21:55:15

回复 1# schottky163

正常，impl会根据具体place的方式来决定要用多少bufg的。所以增加或者减少都是正常的。你最好检查一下设计，减少不必要的bufg

zzz_999 · 发表于 2015-3-2 00:12:09

最好检查一下设计，减少不必要的bufg

zzz_999 · 发表于 2015-3-2 00:15:30

刚开始学习，还不清楚，

liuluren1987 · 发表于 2015-3-6 11:07:40

你可以查看下你的设计，数下bufg的使用数量。还有对于上下部分是各16个，不可以跨越。
可能的2个原因：
（1）你没有修改IP生成时的clk的模块，可以修改clk程序，减少不使用bufg的数量；
（2）上/下半部使用的超过了16个，而总数没有超过。

[求助] vivado在impl中报错BUFG不足