如何理解电平敏感的透明锁存器概念呢？

jun_dahai

这里，大家谈到了两个问题：
1. 敏感列表
2. 锁存器
首先，目前的综合工具的确可以补全敏感列表，但是会造成前仿和后仿的不一致，那么到底是前仿是设计者想要的结果呢？还是后仿呢？
接着，锁存器是在电平触发的代码中，不完备的判断条件上，被综合工具映射出来的
最后，多谈一点，不管写什么代码，至少设计者自己需要明确其映射的逻辑单元，这是电路不是软件

IC.Michael

回复 11# jun_dahai


   谢谢你的回答。另外，想请教一点，always @(a or b or c) ，响应abc的变化，高到低或者低到高，那么综合出来是怎么样的电路呢？这里既不是响应边沿always @(posedge ...)的触发器，也不是响应高电平或者低电平if(a) or if(!a)的锁存器，那么综合成的电路是如何的呢？是响应每个变量的两个边沿吗？

IC.Michael

回复 10# michxia


   谢谢你的回答！

haochen111

好好好好

haochen111

好好好好

soisit

回复 12# IC.Michael


    组合逻辑电路

jun_dahai

回复 12# IC.Michael


    首先，我认为你需要补充下基础知识，否则迟早会出现不该有的错误

    什么是电平触发？我这里也不跟你讲了，希望你能搜索相关资料学习下了

IC.Michael

回复 17# jun_dahai


   组合逻辑电路。电平触发。明白了，谢谢你的回答，我居然把一些基础的知识给忽略了。

IC.Michael

回复 16# soisit


   确实是组合逻辑电路，现在明白了。多谢！

IC.Michael

回复 17# jun_dahai

您好，对于综合后的问题，还有个小疑问，希望能够请教您一下，麻烦您了！
这是书上的一个例子程序段：
   input a, b;
   reg e,d;
   always @(a or b)
     beign
        e = d & a & b;
     end

因为d没有在敏感电平列表中，所以d变化时，e不能立刻变化，要等到a或b变化时才体现出来。也就是说，实际上相当于存在一个电平敏感的透明锁存器在起作用，把d信号的变化锁存其中。这本是一个组合逻辑电路，却出现了一个不该有的锁存器，那么，综合后，对于锁存d信号的锁存器的ENA信号是什么呢？