在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: Alicezw

[求助] 【已解决】Library Compiler 如何使用?

[复制链接]
发表于 2015-1-15 21:05:33 | 显示全部楼层
回复 30# 武也锋


   解决了么?我明天去实验室帮你看一下,手头不能上服务器
发表于 2015-1-16 08:04:13 | 显示全部楼层
回复 31# 智乐


   解决了。。谢谢
发表于 2015-1-16 16:23:11 | 显示全部楼层
回复 32# 武也锋


    不好意思,我还有问题,导入lib,生成.v, 如何才能生成没有specify模块的.v?
发表于 2015-8-14 12:04:55 | 显示全部楼层
飘过,我也在开始搞这个呢,各种问题!不过Library Compiler是用来生成.db文件的,生成.lib的工具主要有(1)Cadence的ELC(Encounter Library Characterizer),用的是spectre
(2)Synopsys的Liberty NCX
发表于 2015-8-20 11:17:55 | 显示全部楼层
回复 19# cxl666


   最近在做一个数模混合电路,ADC。也是学校的,我负责数字后端,老板只管分配任务,什么问题都要自己解决。问题是这样的,因为是AD转换,模拟那边先处理完后,输出12位数字信号和同步时钟。然后这些数字信号交给数字部分做算法矫正。所以数字和模拟的接口时序要求是比较严格的。那么这种情况是不是必须用工具提取时序模型呢?用nano time可以吗?这种情况算是您说的模拟模块做IP吗?谢谢!
发表于 2015-9-6 17:40:19 | 显示全部楼层
回复 35# ershier86


   可以,不提取的话最好在时序约束文件里严格定义。后端要严格满足,后仿验证。
发表于 2015-12-15 09:46:54 | 显示全部楼层
赞,有用
发表于 2017-4-20 16:22:57 | 显示全部楼层
thanks
发表于 2017-6-7 18:15:00 | 显示全部楼层
Thanks for your share.
发表于 2017-8-2 16:13:00 | 显示全部楼层



版主and楼主
也请教工具怎么生成.lib文件. PR 工具用的EDI。提取lib的工具用cadence家elc或者synopsys家ncx,用哪个好?我主要用于提取standcell的lib信息。请教具体方法,有脚本文件共享最好。谢谢!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-22 15:00 , Processed in 0.024685 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表