PLL的锁定过程

何平 · 发表于 2014-12-30 19:59:08

lwjee · 发表于 2014-12-30 21:25:36

回复 11# 何平

二阶系统基本都有过冲，PLL过冲肯定有的。如果0.6V对应的频率比如是1G，在0.66V只要能比1G多一点就能锁定到1G，比如1.01G，但是如果在这个电压段KVCO变化很大（变的太小）有可能会影响稳定性。如果出现非单调，肯定是不行的。

何平 · 发表于 2014-12-30 21:42:08

回复 12# lwjee

你好，谢谢你的回复，你的说在这个电压段如果Kvco变得很小，有可能会影响稳定性，是不是这个时候环路增益太小或者说由于Kvco太小导致环路带宽太小从而极大的影响了相位裕度使相位裕度严重变小，从而变得不稳定呢？？？？

lwjee · 发表于 2014-12-30 21:44:10

回复 13# 何平

是的，只是有可能。

何平 · 发表于 2014-12-30 21:51:53

回复 14# lwjee

谢谢，你一般设计VCO的输出频率范围和实际PLL输出范围相比，VCO要留有多大的裕量呢？

lwjee · 发表于 2014-12-30 22:27:09

回复 15# 何平

后仿真10%-20%

chenxiliang · 发表于 2017-3-13 11:00:44

回复 5# lwjee

不太明白，充电怎么有先后顺序。

ljz635431337 · 发表于 2017-3-15 15:24:57

赞一个

ftxhh2 · 发表于 2018-4-30 14:10:22

只要二阶系统是一个欠阻尼系统，就一定有过冲，其实就是锯齿波的包络会有振铃。对应到PM就是PM不够大，一般如果PM>75基本上就可以看成是过阻尼系统了，那时候就没有过冲了

ftxhh2 · 发表于 2018-4-30 14:11:53

至于KVCO的取值，归一化到VCO的震荡频率吧，为了覆盖全PVT，Kvco/f通常需要做到1.5到2

账号		自动登录	找回密码
密码			注册

[求助] PLL的锁定过程