在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2223|回复: 4

[求助] 状态机编码仿真出问题?

[复制链接]
发表于 2014-12-30 19:35:53 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在用verilog写状态机的时候,为了程序的可读性,一般使用parameter来定义状态。例如,parameter  Initial=3'b000, Detecting=3'b0001;我在用modelsim仿真时发现,状态总是不读,状态变化没有规律。后来发现不使用parameter来编码状态(直接写一堆数字表示状态),状态就正确了。想请问一下有经验的前辈,这是什么原因?是modelsim软件的原因还是程序的原因?
发表于 2014-12-30 20:36:13 | 显示全部楼层
呃,不知道!不过为什么你要用Initial关键字做参数名呢,参数之类的我都喜欢用大写,还有后面的3'b0001真不爽,去掉一个零。
发表于 2014-12-30 22:21:26 | 显示全部楼层
要不要試試system verilog的enum
 楼主| 发表于 2014-12-31 10:34:19 | 显示全部楼层
回复 2# cutfor


   我是这样定义的:parameter Initial=4‘b0000, Detecting=4'b0001; 是应该避免用Initial这个关键字,没注意。直接用数字表示状态是没错的,不管了,就用数字表示吧。
 楼主| 发表于 2014-12-31 10:36:50 | 显示全部楼层
回复 3# ciscoo222

不会system verilog额,好高级。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 23:16 , Processed in 0.016368 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表