在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: qq1328454800

[原创] 带隙基准电压设计

[复制链接]
 楼主| 发表于 2014-11-30 13:34:37 | 显示全部楼层
回复 20# fightshan


谢谢你的讲解。。。
发表于 2014-11-30 23:11:33 | 显示全部楼层
(1)图1多了2个电阻和图2多了4个电阻有什么作用,与图3相比有什么区别?
手算一下,不难发现图一图二的基准电压是可调的,图三是固定的
(2)图1和图2这两种结构的电路于什么区别?
四个电阻的情况,运放的共模更低,或许能用在低压设计?

另外,要注意图1图2的启动
发表于 2014-12-1 09:25:25 | 显示全部楼层
图3中由于R2的存在,可能会使得两个PMOS电流源输出有一定偏差,进而使得流过BJT的电流也会有一些偏差。而图1和图2应该解决了这个问题,而且图2中对于运放的输入共模电压会比图1的要低,有可能是降低功耗或者其他考虑。这三个图都可以调节电阻比,使得N的取值不至于太大,但是前两个图效果会更好一些,代价是器件成本上升
 楼主| 发表于 2014-12-1 11:12:47 | 显示全部楼层
回复 22# mcgrady


谢谢楼主的详细讲解,前面两个问题我都懂了。。。另外,要注意图1图2的启动?
这个能将详细点吗,能给个电路图吗?
发表于 2014-12-1 11:24:04 | 显示全部楼层
那几个电阻主要是提高PSR的,另外也提高了电路的启动速度。
 楼主| 发表于 2014-12-1 14:56:33 | 显示全部楼层
回复 25# taohuachangkai


   你能解释一下为什么这种电路需要启动电路吗,找了一些资料说的好含糊。。。
发表于 2014-12-1 15:02:15 | 显示全部楼层
圖一,圖二是current mode ,好處是輸出可隨意不用一定在bandgap 約1.24v
圖二是為了 op較好在低壓的設計
圖三是voltage mode精簡版,缺點是pmos受vds之差異造成不準確度
发表于 2014-12-1 18:53:02 | 显示全部楼层
回复 26# qq1328454800


   因为电路两边分别为线性和非线性电路,导致电路存在两个简并点,若没有启动电路,电路可能稳定在0电流状态。
发表于 2014-12-1 19:09:00 | 显示全部楼层
问一句,你后来提到的图一图二中的Q3是不是省略了?还是说,你R2是个负温度系数电阻,得到的I1+I2本身就是与温度无关的电流呢?又或者是你负温度系数的抵消,靠得是R2和R3的综合作用?比如说图一。
发表于 2014-12-1 21:00:48 | 显示全部楼层
回复 24# qq1328454800
    两路bjt没有导通时,比如图二的运放输入都稳定在0.3v,电流关系也成立
也就是说有多简并点。
启动电路要确保启动到正确状态。
我印象中记得有人碰到过这种情况。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-12 03:26 , Processed in 0.031453 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表