《UVM实战》24小时问答

tbb2009

楼主 讨论一个constraint的问题。如果在sequence_item定义的时候设置了default constraint.但在sequence里面具体运行transaction，即req.randomize() with {...}的时候，{}和设置的default constraint有冲突的情况，req会如何产生呢？是把所有有conflict的req都bypass过去，只运行符合两个constrain的req吗？

谢谢

doogo

doogo， 你好
  还请教你一个问题。
  以前是在questa下做uvm1.1d验证。今天切换到vcs mx2012.09工具下， ...
allencherry 发表于 2014-10-29 15:23

                               
登录/注册后可看大图

牵扯到仿真器的问题，如果允许的话，那就找仿真器的供应商的AE解决。如果不允许的话，那就把UVM的所有debug选项给打开，如phase trace等，objection trace等，一个一个的看，是哪里出问题了。打开debug选项的方式见附录C。

doogo

楼主 讨论一个constraint的问题。如果在sequence_item定义的时候设置了default constraint.但在sequence里面 ...
tbb2009 发表于 2014-10-30 08:06

                               
登录/注册后可看大图

   这种情况下，仿真器会报randomize failed。

allencherry

doogo  你好，
UVM实战附录里的uvm_set_config_int 传递参数，在uvm中如何得到这个参数呢 ？
如果用SIM_FLAGS 进行参数传递，采用$test$plusargs（）方法，在uvm没有得到这个参数，能给详细的用法吗 ？

doogo

doogo  你好，
UVM实战附录里的uvm_set_config_int 传递参数，在uvm中如何得到这个参数呢 ？
如果用SIM_ ...
allencherry 发表于 2014-11-3 08:45

                               
登录/注册后可看大图

   在build_phase里，使用get_config_int或者uvm_config_int::get即可。
   另外，还可以使用uvm_config_db#(uvm_bitstream_t)::get

allencherry

在build_phase里，使用get_config_int或者uvm_config_db#(int)::get即可。
doogo 发表于 2014-11-3 10:48

                               
登录/注册后可看大图

   我试了，传不进去，uvm_config_db::get会直接报错的。   能给一个栗子吗？

doogo

我试了，传不进去，uvm_config_db::get会直接报错的。   能给一个栗子吗？
allencherry 发表于 2014-11-3 14:13

                               
登录/注册后可看大图

   把你的代码贴上来。

allencherry

把你的代码贴上来。
doogo 发表于 2014-11-3 19:32

                               
登录/注册后可看大图

  在命令行加上+uvm_set_config_int="uvm_test_top,number,'100'"

在test.sv文件的build_phase中 采用if(!uvm_config_db::get（this,"","number",number）) uvm_fatal
的方式get number的值

doogo

在命令行加上+uvm_set_config_int="uvm_test_top,number,'100'"

在test.sv文件的build_phase中  ...
allencherry 发表于 2014-11-4 08:15

                               
登录/注册后可看大图

'100'这里加引号干吗？

allencherry

'100'这里加引号干吗？
doogo 发表于 2014-11-4 10:08

                               
登录/注册后可看大图

   这个打错了，是'h100,我改过了仿真还是有问题