在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 14604|回复: 18

[求助] Xilinx的HLS出来后,verilog语言会被淘汰吗?

[复制链接]
发表于 2014-10-18 21:21:06 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Xilinx的HLS出来后,verilog语言会被淘汰吗?
发表于 2014-10-19 07:49:37 | 显示全部楼层
verilog作为描述语言的作用短期内应该不会被替换
发表于 2014-10-21 11:01:05 | 显示全部楼层
以后 是不是FPGA都 能像DSP ARM 一样直接C 就搞定
发表于 2014-10-21 11:23:24 | 显示全部楼层
不可能的。
发表于 2014-10-21 17:31:04 | 显示全部楼层
今天刚参加了club vivado, 有30%的时间在谈HLS这块,算是猛推吧。
也大可不必紧张,HLS的主要应用场景在与算法相关更密切的应用上,比如DSP,图像处理,需要大量
C语言编码,然后再转成RTL实现的需求上。这块也谈了很多年了,比如matlab FIR转RTL等。作为快速开发模型,这块有其强项,但是在质量上面,仍然不是RTL能比,大可不必恐慌。

另外,HLS重点在于算法,但是RTL仍有大量的应用在传输与接口方面,比如高速接口,串行的、DDR等,这块也是HLS无法发力的,当然现在IP做得也较成熟,要做的工作越来越轻松。一句话,以后玩vivado就是玩AXI啊。
发表于 2014-10-23 17:05:38 | 显示全部楼层
HLS,只是将做好的IP核封装下,算法久调用这些IP核。如果遇见逻辑的问题和时序的优化等都是HLS搞不定的。
发表于 2014-10-24 09:31:49 | 显示全部楼层
淘汰就淘汰,一个语言而已,好比systemc 他也有RTL层次的描述,换什么语言,有些东西不可能避免,必须有东西去描述控制,时序,对我们来说还来换去都是一样的东西,只是描述的方法和层次不一样。所以完全没必要担心,好好做设计,换语言了换就行了,我觉得不管综合层次怎么变,我们要关心的东西永远不会变,比如我们实现某个协议,我主要关心的还是协议本身,然后用什么语言实现它。
发表于 2014-11-22 11:42:41 | 显示全部楼层
语言换不换 无所谓, 你担心的应该是, 将来会不会一个CS 专业的毕业生, 用C 就算能编写FPGA, 答案是不会的 至少10年内是不会的,使用高级语言来编写设计系统级的硬件设计, 然后软件自动完成所有的底层工作, 肯定是EDA 的大方向, 但是能实现多少 或者是我们有生之年能不能看到还是个问题...
发表于 2014-11-22 13:15:35 | 显示全部楼层
同意2楼的说法,3G这么多年了 2G的还在用
一个成功的东西不是那么容易淘汰的
发表于 2014-11-26 15:58:33 | 显示全部楼层
估计短期内不会被淘汰
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-16 22:33 , Processed in 0.022020 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表