在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 10452|回复: 15

[求助] starrc 的map文件选择

[复制链接]
发表于 2014-9-24 16:38:58 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 AveryYoung 于 2014-9-24 18:12 编辑

在做starrc抽spef的时候,foundary给了两个map文件
一个map文件的命名带有cell,例如 SMIC130_**_cell**.map
另外一个map文件命名有tran,例如 SMIC130_**_tran_**.map

请问用哪个做为starrc的map?
cell的命名里面的内容很简单。就是常见的一个icc里面的layer对应到一个gds的layer,几行就没了
但是tran的内容就复杂了。
另外有人在抽取spef的时候遇到过类似的错误么?意思说某个pin没有在我的layout里面,但是我在icc的gui里面可以看到这个pin,而且我是从milkyway的database里面做的抽取,不存在icc到gds的layer的map问题。
QQ截图20140924181734.png
 楼主| 发表于 2014-10-20 19:39:44 | 显示全部楼层
warning一直无法消除,表示很无奈,贴一下我的rce的cmd好了。

rce cmd

rce cmd



其中的mapping file定义了层次的信息
发表于 2014-10-21 11:21:09 | 显示全部楼层
gate level(就是pr flow)用gate, trans level(一般是基于gds 抽取)用trans
发表于 2014-10-21 15:02:25 | 显示全部楼层
回复 1# AveryYoung


   看一下这些warning 爆出来的pin  是不是悬空的?
 楼主| 发表于 2014-10-21 15:14:58 | 显示全部楼层




   版主,cell还是trans的map已经明白了。
现在的新问题是不知道为什么starrc之后会把我所有的io pin都报一遍warning 说所有的io pin都没有placed在layout中,但打开我的icc的设计,以及最后导出来的gds去做lvs都可以过。

工具这里认为是全部的IO PIN 都没有placed,说明应该是我哪里设置,或者工具的一些问题导致的吧?
 楼主| 发表于 2014-10-21 15:17:20 | 显示全部楼层
回复 4# xylyc521


   你好,现在工具是把设计所有的IO PIN都报告了一遍warning,认为没有placed在版图中,但是这些pin,肯定是已经在layout里面被连接了。
而且,工具是把我所有的pin都报告了一遍,可能是哪里工具设置的问题么?

使用的ICC版本为2012,starrc也是2012.
发表于 2014-10-21 17:51:43 | 显示全部楼层
新的starrc是有个这个问题,ignore吧,换个老版本的star试试
发表于 2014-10-22 11:27:07 | 显示全部楼层
回复 6# AveryYoung

用pt 跑一下    看一下反标和时序有什么异常么?
 楼主| 发表于 2014-10-22 16:01:48 | 显示全部楼层
回复 8# xylyc521


   PT的timing也是可以过了。sdf都可以顺利吐出来做gatelevel sim。
只是担心warning导致分析出来的spef不准,则pt也不准,整个timing都不准了。
发表于 2014-10-23 15:10:38 | 显示全部楼层
回复 9# AveryYoung


   pt 报出来 的其中一个反标文件 里面     是否正常?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-22 21:59 , Processed in 0.024481 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表