你们见过这个高速比较器电路吗？欢迎讨论

gq101120055 · 发表于 2014-9-16 15:59:58

回复 30# hezudao

这个正反馈其实可以分析下，设其中交叉MOS管其中的一个栅端电压增大--->其漏端电压减小----->对面的MOS管的栅端电压减小——>对面MOS管漏端电压增大---->导致最开始的MOS管的栅端电压增大，如此正反馈

freecore · 发表于 2014-9-16 17:40:25

这种结构估计offset比较大

397400198 · 发表于 2014-9-16 18:16:17

和书上讲的都差不多啊只不过第一级输出不是给第二级的gate 而是源端。

bright_pan · 发表于 2014-9-16 19:28:20

有一种低压class AB运放结构和这个一样，应该原理差不多的。

lishiliang · 发表于 2014-9-22 10:55:43

这个比较器的增益，或者说精度是多少？
感觉应该不会很高吧..............

lishiliang · 发表于 2014-9-22 14:15:08

回复 jiang_shuguo

我们讨论的是不是同一个管子啊，我是说PMOS。
你是指哪个？NMOS？
jerykot 发表于 2012-11-9 20:15

登录/注册后可看大图

我也觉得这个PMOS管不应该是二极管连接。简单分析一下这个电路，这个比较器可以看做是三级放大也可以看做是两级放大再加一个反相器。

第一级放大在Razavi的模拟CMOS的那本书上104页已经有说明，二极管连接是为了得到输出共模电平，并上一个电流源是为了
满足增益的情况下减小二极管连接的那个NMOS管的尺寸，从而提高带宽。
第二级应该也是一个增益级，因为只靠第一级的增益是不够的。这个二极管连接的PMOS不好分析。换成电流源连接比较好分析。
二极管连接可以理解为是一种自偏置。
第一级和第二级的输出阻抗都是1/gm，所以这个比较器只有输出端一个高阻抗节点，小信号带宽大。在输出级考虑的主要是大信号的摆率，
所以第三级的那个反相器主要考虑的是pull电流和push电流的能力。

这个比较器增益应该不会很高，个人认为2000就差不多了。不知道是什么工艺实现的。如果是90nm工艺，那用3.3V给第一级供电也有点太高了吧。如果是0.35um工艺，那么用1.2V给第二级第三级供电也有点低了吧。所以我猜可能是0.18um工艺。。。

以上是个人看法，请各位指正。。。
QQ截图20140922135127.jpg

Eve_Cat · 发表于 2014-10-16 16:23:58

1.2V是另外一个内部POWER吗？

feiyufox · 发表于 2014-10-16 17:20:29

m下，万一以后用得着呢......

afujian · 发表于 2014-10-20 17:19:30

回复 38# feiyufox 顶

afujian · 发表于 2014-10-20 17:23:04

输出管为啥要俩nmos叠加起来？

[求助] 你们见过这个高速比较器电路吗？欢迎讨论

站长推荐 /2