在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2938|回复: 4

[求助] ICC 中placement阶段遇到的问题

[复制链接]
发表于 2014-10-8 08:58:04 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
想请问一下,我在pre-place之前把除了,时钟网络之外的其他high-fanout网络的ideal属性都去掉了,并且将VDD与GND,和tie-high tie-low都连了对应的net上面derive_pg_connection -power_net VDD -power_pin VDD -ground_net GND -ground_pin GND -tie
derive_pg_connection -power_net VDD -power_pin VDD -ground_net GND -ground_pin GND -verbose


为什么placement之后会出现两条high-fanout net
Net                 Fanout   Attributes   Capacitance   Driver
--------------------------------------------------------------------------------
image_smici/CLK_100M
                     20896   dr, d, I, h      0.00      image_smici/plltop/clkcore
image_smici/IMAGE/convolution/net41826
                     36350   h             1031.10      image_smici/IMAGE/convolution/*cell*5989/**logic_0**
image_smici/IMAGE/W_R_SRAM/net41827
                      1566   h             1031.10      image_smici/IMAGE/W_R_SRAM/*cell*5990/**logic_0**


我单独create_buffer_tree,仍然没有任何效果,不知道是不是时序约束过紧的问题????
发表于 2014-10-8 11:37:43 | 显示全部楼层
这两条看着像是tie low?
发表于 2014-10-8 13:26:06 | 显示全部楼层
clk, pg net缺省就是ideal net啊,place阶段是自动 dont touch的, 不用care
 楼主| 发表于 2014-10-9 09:09:37 | 显示全部楼层
回复 3# icfbicfb



   版主,你是说这样两条高扇出的net可以不管么????可是做cts的时候,不是要求一般除了时钟网络之外,别的高扇出网络都要完成高扇出网络的综合????我在做place之前也做了set_ahfs_options -constant_nets true
set_auto_disable_drc_nets -constant false 的设置的。place之后,还是会有这样两条net。是设置的有问题嘛?
发表于 2014-10-9 17:27:13 | 显示全部楼层
回复 4# 豆沙包


   clock net 报出来是正常的
对于常数net,你可以检查一下是否你的option 起作用了?  网表里是否只有这两天常数net?还是只有这两条没有fix?     这两条是不是一个buffer 都没有加?   加一个  -effort  medium  试试
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-7 16:50 , Processed in 0.019033 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表