在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 14429|回复: 10

[求助] LDO 的 PSRR 大于0dB

[复制链接]
发表于 2013-10-10 10:18:18 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
Hello,
最近做了个LDO,性能还可以,唯有PSRR特别差,甚至》0dB,大牛们看看电路的有什么问题?

怎么提高PSRR,当然我们可以加大输出电容,或者扩展环路的带宽,但是不知道有没有其他的方法呢?

shcematic.png


PSRR的仿真
psrr.png
发表于 2013-10-10 16:08:18 | 显示全部楼层
在高频处 馈通
回复 支持 反对

使用道具 举报

 楼主| 发表于 2013-10-10 19:06:30 | 显示全部楼层
楼上能够讲的详细些,谢谢!
回复 支持 反对

使用道具 举报

发表于 2013-10-10 19:36:15 | 显示全部楼层
这个电路我没怎么看懂呢,LDO没有运放吗?增加cascode结构,加大运放的带宽都可以增强PSRR吧
回复 支持 反对

使用道具 举报

发表于 2014-9-19 17:25:24 | 显示全部楼层
this is LDO?!
回复 支持 反对

使用道具 举报

发表于 2014-9-19 21:42:27 | 显示全部楼层
这个是LDO呀,采用的是单端放大器(共栅级折叠运放),miller-调零补偿;
就是输出电压的精度似乎控制不住,全工艺角偏差个200mV都是小case;
vbias应该特殊设计可以抵消工艺偏差,电流源偏置pmos提供的偏置。
psr大于1的问题是对应频率,已经在GBW以外了,而电容的优化效果还没有产生导致的
回复 支持 反对

使用道具 举报

发表于 2014-9-20 14:47:21 | 显示全部楼层
你这个VREF输入和LDO_out Feeback在哪里啊?怎么也应该有个差分对输入吧?
回复 支持 反对

使用道具 举报

发表于 2014-9-20 16:50:00 | 显示全部楼层
回复 7# bright_pan


    为什么放大器一定要有差分输入呀,在LNA里为了省功耗,通常是不用差分的。
回复 支持 反对

使用道具 举报

发表于 2017-5-3 09:18:32 | 显示全部楼层
LZ 解决这个问题了吗?我先在LDO的psrr在高频出也出现了》0dB的值,这个要怎么解决呢?
回复 支持 反对

使用道具 举报

发表于 2018-11-23 08:29:56 | 显示全部楼层
回复 8# Johnson2011


   你好,请问不用差分的话参考源是用电流吗
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-15 02:38 , Processed in 0.032822 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表