2V的VDD，可以用cascode自偏置的带隙么？

istart_2002 · 发表于 2014-9-11 12:49:09

本帖最后由 istart_2002 于 2014-9-11 12:50 编辑

VDD=2V，VDD-VBE-4VDS-IR<0.1V，可以用共源共栅自偏置的带隙基准么?如果共源共栅管进入线性区，对输出有什么影响？
基准截图.PNG

beyond某人 · 发表于 2014-9-11 12:49:10

回复 1# istart_2002

我们用过这种结构，2V下没办法工作，2.5V可以工作，我们是0.18um的高压工艺，阈值电压VTH有些大，为什么不用运放结构的呢？我们这另一个就用的运放结构，cascode带隙，可以1.8V工作

semico_ljj · 发表于 2014-9-11 13:58:05

如果都是低压器件，基本可以，看你的Vth0,
各个corner和temp都跑一下看看余度大不大

何平 · 发表于 2014-9-11 14:07:28

要看具体的工艺，不同工艺阈值电压不同，做当然是可以做到的，过驱动电压设置小一点，电阻上压降小一点，你这个是PTAT电流吧，如果共源共栅管进入线性区肯定有影响啊，沟道调制效应就会变得有些明显，镜像电流不匹配

istart_2002 · 发表于 2014-9-11 14:20:23

如果都是低压器件，基本可以，看你的Vth0,
各个corner和temp都跑一下看看余度大不大
semico_ljj 发表于 2014-9-11 13:58

登录/注册后可看大图

现在是.13的模型，vth0.75左右，跑了温度和monte carlo,影响居然不大～
低压cascode有vth的相关项么～如果用.5的工艺，能做么？

istart_2002 · 发表于 2014-9-11 14:25:13

要看具体的工艺，不同工艺阈值电压不同，做当然是可以做到的，过驱动电压设置小一点，电阻上压降小一点，你 ...
何平发表于 2014-9-11 14:07

登录/注册后可看大图

扫描VDD2到5V,2V时有管子进线性区，但是输出电压只变了2mv,monte carlo只变了10mv,哪里的问题呢～

young000 · 发表于 2014-9-11 18:25:53

回复 5# istart_2002

那表示...Size 太大了?

istart_2002 · 发表于 2014-9-11 18:35:00

回复 istart_2002

那表示...Size 太大了?
young000 发表于 2014-9-11 18:25

登录/注册后可看大图

嗯知道了扫描低温output偏差很大。
为什么size大？

semico_ljj · 发表于 2014-9-11 21:43:43

回复 4# istart_2002
0。13um工艺不可能支持到2V的
0。5um工艺这个结构工作在2V 不现实

还有0。75V的Vth0 基本是0。5um工艺

istart_2002 · 发表于 2014-9-12 09:10:05

回复 istart_2002

我们用过这种结构，2V下没办法工作，2.5V可以工作，我们是0.18um的高压工艺，阈 ...
beyond某人发表于 2014-9-12 08:48

登录/注册后可看大图

运放结构，output仿蒙特卡洛的偏差是多少啊？

[求助] 2V的VDD，可以用cascode自偏置的带隙么？