【已解决】hspice仿真VDD和VSS电压由3.3V-0V变为+1.65V和-1.65V

dennisi123 · 发表于 2014-9-4 09:43:17

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 dennisi123 于 2014-9-4 14:23 编辑

大家好！最近小弟在用Hspice仿真一个比较大的数字电路。单给激励的时候VDD=3.3V， VSS=0V，但是加入我的电路再仿真 VDD变成了1.65V，VSS变成了-1.65V，这是为什么呢？我的.sp网表如下：A DIGITAL TRANSIENT RUN
.OPTIONS NODE POST
.TRAN 2N 110U
.PRINT TRAN V(CLK) V(VDD) V(DIO1) V(LD) V(DATA[5]) V(DATA[4]) V(DATA[3]) V(DATA[2]) V(DATA[1]) V(DATA[0]) V(STATEIN[1]) V(STATEIN[0])
+V(DAOUT0[5]) V(DAOUT0[4]) V(DAOUT0[3]) V(DAOUT0[2]) V(DAOUT0[1]) V(DAOUT0[0])
+V(DAOUT1[5]) V(DAOUT1[4]) V(DAOUT1[3]) V(DAOUT1[2]) V(DAOUT1[1]) V(DAOUT1[0])
+V(DAOUT120[5]) V(DAOUT120[4]) V(DAOUT120[3]) V(DAOUT120[2]) V(DAOUT120[1]) V(DAOUT120[0])
+V(DAOUT121[5]) V(DAOUT121[4]) V(DAOUT121[3]) V(DAOUT121[2]) V(DAOUT121[1]) V(DAOUT121[0])
+V(DAOUT238[5]) V(DAOUT238[4]) V(DAOUT238[3]) V(DAOUT238[2]) V(DAOUT238[1]) V(DAOUT238[0])
+V(DAOUT239[5]) V(DAOUT239[4]) V(DAOUT239[3]) V(DAOUT239[2]) V(DAOUT239[1]) V(DAOUT239[0])
.GLOBAL VDD
.GLOBAL VSS
.INCLUDE "/home/LHG/zhangzy/thirdflow/source/hspice/final0825_1.sp"
.lib "/home/LHG/zhangzy/0.35um_ANALOG_3.3V_5V_Salicide_459/spice_model/yi-046-sm005/attachement/sm046005-1j.hspice" typical
VDD1 VDD VSS DC=3.3V
VDATA5 DATA[5] VSS PULSE (0.2 3.0 161ns 1ns 1ns 64ns 128ns)
VDATA4 DATA[4] VSS PULSE (0.2 3.0 161ns 1ns 1ns 64ns 128ns)
VDATA3 DATA[3] VSS PULSE (0.2 3.0 161ns 1ns 1ns 64ns 128ns)
VDATA2 DATA[2] VSS PULSE (0.2 3.0 161ns 1ns 1ns 64ns 128ns)
VDATA1 DATA[1] VSS PULSE (0.2 3.0 161ns 1ns 1ns 64ns 128ns)
VDATA0 DATA[0] VSS PULSE (0.2 3.0 161ns 1ns 1ns 64ns 128ns)
VSTATE1 STATEIN[1] VSS PULSE (0.2 3.0 15670ns 1ns 1ns 31147ns 46720ns)
VSTATE0 STATEIN[0] VSS PULSE (3.0 0.2 31243ns 1ns 1ns 15574ns 46720ns)
VCLK CLK VSS PULSE (0.2 3.0 1ns 1ns 1ns 32ns 64ns)
VDIO1 DIO1 VSS PULSE (0.2 3.0 97ns 1ns 1ns 64ns 46720ns )
VLD LD VSS PULSE (0.2 3.0 97ns 1ns 1ns 64ns 46720ns )

Xshift_inputreg DAOUT0[5] DAOUT0[4] DAOUT0[3] DAOUT0[2] DAOUT0[1]
+ DAOUT0[0] DAOUT1[5] DAOUT1[4] DAOUT1[3] DAOUT1[2] DAOUT1[1] DAOUT1[0]
+ DAOUT2[5] DAOUT2[4] DAOUT2[3] DAOUT2[2] DAOUT2[1] DAOUT2[0] DAOUT3[5]
+ DAOUT3[4] DAOUT3[3] DAOUT3[2] DAOUT3[1] DAOUT3[0] DAOUT4[5] DAOUT4[4]
+ DAOUT4[3] DAOUT4[2] DAOUT4[1] DAOUT4[0] DAOUT5[5] DAOUT5[4] DAOUT5[3]
+ DAOUT5[2] DAOUT5[1] DAOUT5[0] DAOUT6[5] DAOUT6[4] DAOUT6[3] DAOUT6[2]
+ DAOUT6[1] DAOUT6[0] DAOUT7[5] DAOUT7[4] DAOUT7[3] DAOUT7[2] DAOUT7[1]
+ DAOUT7[0] DAOUT8[5] DAOUT8[4] DAOUT8[3] DAOUT8[2] DAOUT8[1] DAOUT8[0]
+ DAOUT9[5] DAOUT9[4] DAOUT9[3] DAOUT9[2] DAOUT9[1] DAOUT9[0] DAOUT10[5]
+ DAOUT10[4] DAOUT10[3] DAOUT10[2] DAOUT10[1] DAOUT10[0] DAOUT11[5] DAOUT11[4]
+ DAOUT11[3] DAOUT11[2] DAOUT11[1] DAOUT11[0] DAOUT12[5] DAOUT12[4] DAOUT12[3]
+ DAOUT12[2] DAOUT12[1] DAOUT12[0] DAOUT13[5] DAOUT13[4] DAOUT13[3] DAOUT13[2]
+ DAOUT13[1] DAOUT13[0] DAOUT14[5] DAOUT14[4] DAOUT14[3] DAOUT14[2] DAOUT14[1]
+ DAOUT14[0] DAOUT15[5] DAOUT15[4] DAOUT15[3] DAOUT15[2] DAOUT15[1] DAOUT15[0]
+ DAOUT16[5] DAOUT16[4] DAOUT16[3] DAOUT16[2] DAOUT16[1] DAOUT16[0] DAOUT17[5]
+ DAOUT17[4] DAOUT17[3] DAOUT17[2] DAOUT17[1] DAOUT17[0] DAOUT18[5] DAOUT18[4]
+ DAOUT18[3] DAOUT18[2] DAOUT18[1] DAOUT18[0] DAOUT19[5] DAOUT19[4] DAOUT19[3]
+ DAOUT19[2] DAOUT19[1] DAOUT19[0] DAOUT20[5] DAOUT20[4] DAOUT20[3] DAOUT20[2]
............................
+ DAOUT229[5] DAOUT229[4] DAOUT229[3] DAOUT229[2] DAOUT229[1] DAOUT229[0]
+ DAOUT230[5] DAOUT230[4] DAOUT230[3] DAOUT230[2] DAOUT230[1] DAOUT230[0]
+ DAOUT231[5] DAOUT231[4] DAOUT231[3] DAOUT231[2] DAOUT231[1] DAOUT231[0]
+ DAOUT232[5] DAOUT232[4] DAOUT232[3] DAOUT232[2] DAOUT232[1] DAOUT232[0]
+ DAOUT233[5] DAOUT233[4] DAOUT233[3] DAOUT233[2] DAOUT233[1] DAOUT233[0]
+ DAOUT234[5] DAOUT234[4] DAOUT234[3] DAOUT234[2] DAOUT234[1] DAOUT234[0]
+ DAOUT235[5] DAOUT235[4] DAOUT235[3] DAOUT235[2] DAOUT235[1] DAOUT235[0]
+ DAOUT236[5] DAOUT236[4] DAOUT236[3] DAOUT236[2] DAOUT236[1] DAOUT236[0]
+ DAOUT237[5] DAOUT237[4] DAOUT237[3] DAOUT237[2] DAOUT237[1] DAOUT237[0]
+ DAOUT238[5] DAOUT238[4] DAOUT238[3] DAOUT238[2] DAOUT238[1] DAOUT238[0]
+ DAOUT239[5] DAOUT239[4] DAOUT239[3] DAOUT239[2] DAOUT239[1] DAOUT239[0] CLK
+ DATA[5] DATA[4] DATA[3] DATA[2] DATA[1] DATA[0] DIO1 STATEIN[1] STATEIN[0] LD shift_inputreg

.END

小弟第一次用hspice仿真，苦于没有人指导，还请各位多多指点！谢谢！