SAR ADC的CDAC部分的降压始终不对称

SGQ2014 · 发表于 2014-9-4 09:40:38

您需要登录才可以下载或查看，没有账号？注册

x

SAR ADC的Dac部分每一阶的压降，上下两边不对称，每一阶差大约1mv，到比较结束时累积的误差竟达到了4~5mv，误差太大，求高手指导，不知从何调起！

crown911 · 发表于 2014-9-4 09:55:09

没看明白问题，不过在下最近也在做ADC，比较器那里精度感觉比较差

SGQ2014 · 发表于 2014-9-4 10:17:52

回复 2# crown911
ADC真难做，匹配和精度做的要吐了

crown911 · 发表于 2014-9-4 11:26:46

回复 3# SGQ2014

匹配主要和工艺关系比较大，如果工艺达不到匹配的精度那就比较麻烦了，你的比较器是怎么做的可以交流一下吗？

SGQ2014 · 发表于 2014-9-4 15:01:06

回复 4# crown911
我们在做的是阈值可调的比较器，参照的是2012年vlsi上的一篇文章，想尽量缩小CDAC的面积

crown911 · 发表于 2014-9-4 15:13:48

回复 5# SGQ2014

可不可以发我份，我也学习一下我QQ 1061182689

SGQ2014 · 发表于 2014-9-4 19:14:00

回复 6# crown911

A 6-bit 50-MSs threshold configuring SAR ADC in 90-nm digital CMOS.pdf这是论文题目，可以直接去IEEE上下载，发送太麻烦了

fucka03 · 发表于 2014-9-11 21:00:45

谢谢共享

ralphtwtw · 发表于 2017-12-7 16:19:50

SAR ADC的CDAC部分的降压始终不对称

ckm972 · 发表于 2017-12-28 16:23:49

是不是DAC NMOS和PMOS开关的导通阻抗不匹配？

[求助] SAR ADC的CDAC部分的降压始终不对称