各位前辈，求助：FPGA上的代码怎么进行后端实现，要做哪些方面的更改呢

jackwei1987 · 发表于 2014-6-12 10:45:11

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 jackwei1987 于 2014-6-12 13:11 编辑

各位前辈，我大致介绍一下自己的情况，之前学校项目组做了一个设计，是在FPGA上实现的，现在导师要我把FPGA上的这个设计做成芯片，并且流片，虽然我也接触这个项目一年了，但是仅对于FPGA上的设计比较了解，至于怎么将其代码改成适于后端综合的形式完全不了解。请前辈们指点一二。总的来说就是怎么对可以工作于FPGA上的Verilog代码更改成可以进行ASIC后端设计的代码？感谢感谢，这关系到在下明年可否顺利毕业的问题，如能解答实在感激不尽。

jackwei1987 · 发表于 2014-6-12 11:00:19

自顶自顶自顶

jackwei1987 · 发表于 2014-6-12 11:20:18

说说更改的大概方向就行，在下对这方面完全不了解啊

jackwei1987 · 发表于 2014-6-12 13:11:48

懂的前辈帮忙指点一二，让在下有个方向，感谢了

jackwei1987 · 发表于 2014-6-12 13:21:58

设计是在Xilinx的FPGA上实现的，用了不少IP core

acgoal · 发表于 2014-6-13 08:28:34

其实FPGA上的代码大部分不需要改动就可以用于ASIC，要不怎么有原型验证的说法。需要注意的大概有以下几个。
1. 时钟，FPGA的时钟大部分用器件的pll代替，这个是需要删掉的。或者用ASIC流片工艺库里的时钟代替。
2. 特别的cell，比如有些FPGA设计内部引入的PAD，各种PHY，DLL， delay单元等等。
可能你的设计里面还有其他的，那需要你对你的代码够了解。

首先，你需要搞到ASIC流片的工艺库，评估一下FPGA里面这些要求有没有对应的可以替换。

jackwei1987 · 发表于 2014-6-13 09:03:55

回复 6# acgoal

感谢版主的详细回答

wgej1987 · 发表于 2014-6-13 10:58:50

叫你们做后端的指导你

df_lala · 发表于 2014-6-13 22:02:31

这个我也想学

jackwei1987 · 发表于 2014-6-23 14:21:37

回复 8# wgej1987

你好，大家都知道现在硕士生基本是放养状态，这题目是导师一拍脑袋想出来的，周围也没人做后端，要不然也不会上论坛来请教各位了。如果有好心朋友原意帮个忙，或者是指导指导，我感激不尽啊

[讨论] 各位前辈，求助：FPGA上的代码怎么进行后端实现，要做哪些方面的更改呢

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1