回复 7#liuqilong8819
首先要去study deep nwell standard cell和普通 standard cell一样不一样。我感觉是差不多的,可以用两个类型 device仿真看一下,如若差别很大,那就没戏了,因为 standard cell timing都变了,如果一样,那可以试着去加 deep nwell.
建议先做一个没有 deep nwell 的版本,lvs/drc clean
然后加 deep nwell,把数字部分的 netlist 中普通nmos替换成 deep nwell nmos,deep nwell nmos应该是5端器件,deep nwell接高,这些在 vi 中很容易实现,或者写个 script。接着再做 drc/lvs, 与原来版本差别只是 deep nwell 只差。
建议先做一个小的 test case,保证 flow没有问题,再做 whole chip