Testbench 波形 请教

smile_line

小弟初来乍到，还请大家多多指教。最近开始学Verilog，很多问题不懂。希望能够得到大家的帮助。

我想在testbench生产这样一个波形：

有个2位信号sel，产生前10ns为00，后面每30ns 加1的波形。如下

0    10ns       40ns         70ns        100ns        130ns.......

   00        00           01             10             11

但我现在只能产生30ns循环的波形。code如下

1. `timescale 1ns / 1ps
   
2. 
   
3. module Test;
   
4. 
   
5.         // Inputs
   
6.         reg [7:0] ina;
   
7.         reg [7:0] inb;
   
8.         reg [1:0] sel;
   
9. 
   
10.         // Outputs
    
11.         wire result;
    
12. 
    
13.         // Instantiate the Unit Under Test (UUT)
    
14.         M_compare uut (
    
15.                 .ina(ina),
    
16.                 .inb(inb),
    
17.                 .sel(sel),
    
18.                 .result(result)
    
19.         );
    
20. 
    
21.         initial begin
    
22.                 // Initialize Inputs
    
23.                 ina = 0;
    
24.                 inb = 0;
    
25.                 sel = 0;
    
26.         end
    
27.    
    
28.         always
    
29.                 begin
    
30.                         #10 ina = 8'h23;
    
31.                         #10 ina = 8'h8A;
    
32.                         #10 ina = 8'h79;
    
33.                 end
    
34.                
    
35.         always
    
36.                 begin
    
37.                         #10 inb = 8'h15;
    
38.                         #10 inb = 8'hAC;
    
39.                         #10 inb = 8'h79;
    
40.                 end
    
41. 
    
42.         always #30 sel=sel+1;
    
43.                        
    
44. endmodule
    
45. 
    

复制代码

acgoal

把always用forever替换。
initial begin
  sel = 0;
  #10 sel = 1;
  forever begin
     #30;
     sel = sel + 1;
  end
end

diyangguang

楼上正解

smile_line

回复 2# acgoal


   十分感谢，顺利解决。

hillhwchen

新手学些了!!