做过capless LDO的前辈，请教个问题

zjw916

要做一个capless 的LDO，具体指标是这样的：输出1.8V，给数字电路供电。输出端只能接100pF的片内电容。当负载在10ns时间内，从0A跳变到10mA时，输出只允许发生正负150mV的Ripple，也就是说，输出只能在（1.65V，1.95V）之间。
请问这样的spec容易满足吗？

我在capless LDO方面，是个新手。看了很多论文，发现它们的指标基本上都是100ns以上的上升下降时间，ripple也都在200mV以上。所以想问问做过capless LDO的前辈，我的spec是不是有些过了。

谢谢

semico_ljj

可以尝试。

chudong

这方面没有什么经验,但是有两个问题希望和大家讨论:
1.SPEC是客户要求的么?应用领域是什么?为什么这么快?
2.响应时间快,是否需要环路带宽比较宽?

zjw916

回复 3# chudong


   1,上升时间快，是因为这个capless LDO是给一个数字电路供电的，而这个数字电路的时钟有4MHz,也就是说，一个周期只有250ns，上升、下降时间各10ns（上升下降时间总计占一个周期的约10%，也算是比较合理的假设）。让我纠结的是，这个spec对输出在瞬态响应时候的ripple要求，正负150mV，这个我怎么做都做不到。不是说给数字供电的LDO，会对ripple要求不高么？
2，capless LDO为了提高自己的瞬态响应特性，是会添加一个快速同路的。也就是说，很多capless LDO，会有自己的主环路和快速环路。主环路可以带宽做得不用特别高，但是快速通路确实是需要根据响应时间而提高自己的带宽的。10ns的上升时间，意味着要100MHz的快速环路带宽，这个真心恶心的。

以上是我的个人理解，希望有经验的前辈可以帮助我纠正我理解上的错误，因为我觉得我已经走进一个死胡同里去了。

谢谢

zjw916

自己顶，希望有经验的前辈指点一下，谢谢

semico_ljj

个数字电路的时钟有4MHz？
才4M时钟啊？ 放心做好了，几十M时钟都没有这么担心的。

semico_ljj

当负载在10ns时间内，从0A跳变到10mA时…………
你这个假设是有问题的？因为所有的数字逻辑是不可能在同一个时间节点 同事翻转。

semico_ljj

100M时钟的上百万门级的 CaplessLDO也常见，作为负载的这些数字逻辑电路的翻转其实是很复杂的，不同时间点消耗的电流也不一样，要细致的分析。

semico_ljj

10nS级别的短时间供电 是靠Cap 而不是LDO的瞬态输出

zjw916

回复 9# semico_ljj

你好，你的意思是不是说，即使是capless LDO，在负载电流10ns级别的跳变应用中，也是需要cap来短时间内提供电流的。


我的理解是这样的：片内电容和片外电容的LDO，一个很大的区别就是片外电容的LDO可以靠自己输出端所挂的大电容，在负载电流短时间内跳变时，给外界供电，从而稳定输出，减小ripple。而片内电容 LDO, 可以完全靠自己的快速通路来稳定瞬态负载跳变。所以对于capless LDO，最理想的情况下，就是输出端cap是零，负载在10ns内跳变，输出ripple仍然可以做得很小。


这样的想法是不是不太现实。