关于可测试性设计DFT

chenqi19870628 · 发表于 2011-6-16 13:23:13

谢谢！！！

huangxiaofan84 · 发表于 2011-9-7 22:32:33

好。谢谢

terry2003aa · 发表于 2012-1-9 11:16:18

2楼是正解

姚圈圈 · 发表于 2014-5-28 09:38:46

好东西，受教了

朱立平 · 发表于 2014-5-28 18:59:37

回复 1# erer313

你如果用DC 做scan chain 你付出的成本是晶片面積撐大(flip flop換成 mux flip flop) 而且APR面積會再撐大我都是自己做test pattern 再看toggle rate (這樣做很累但是長期看是省很多) 其實測試機台灌pattern速度都很快在量產測試成本差別兩者不是不是很大我建議是自己做test mode & test pattern

ra3d · 发表于 2014-11-10 22:18:27

这是好冬冬

woody0921 · 发表于 2014-11-13 14:39:26

回复 26# 朱立平

没搞懂。SCAN chain 难道不是必须用带scan端口的DFF吗？可以用不带scan端口的DFF做SCAN CHAIN 吗？

bpm · 发表于 2014-11-16 15:24:22

回复 5# 小丫

说的太好了！

Andy126 · 发表于 2018-12-14 13:21:13

Andy126 · 发表于 2018-12-22 16:02:39

[原创] 关于可测试性设计DFT

站长推荐 /2