PLL中VCO控制电压纹波较大，怎么解决？

rong00i8 · 发表于 2014-4-3 17:36:12

回复 10# zyq8211

增加一阶开销并不大，因为这个极点可以离pll bw较远，然而却能有效的抑制spur

zyq8211 · 发表于 2014-4-4 09:19:59

回复 11# rong00i8

呃, CP过来的还行, 楼主是指VCO kick-back回来的吧?

hustanghu · 发表于 2014-4-7 22:22:08

对的，现增加了一个buffer，但相位噪声下降了很多啊，低频下降7dBc/Hz

tsmc40 · 发表于 2014-4-8 14:14:08

lcvco？如何是耦合过来的，一定是relevant frequency，可能是输出的一倍到两倍，不会有影响

arshad · 发表于 2014-5-24 21:13:08

gooooooooooooooooooooooood

fdwd_zhc · 发表于 2014-5-25 19:39:20

频率很高吗，如果频率很高加上幅度不大的话，其实对输出的影响应该已经不在你关心的范围以内了

greatdilly · 发表于 2015-3-31 10:18:17

回复 16# fdwd_zhc

频率高到多高算高？输出频率的5倍以上？纹波多大可以接受？几十微伏？

jiajie109 · 发表于 2015-4-3 15:25:56

markmarkmark

tulipbear97 · 发表于 2015-4-4 01:24:47

最近小弟在做PLLFS，但是联仿时发现VCO控制端电压摆幅较大，高达7mV ，查资料说这是由于VCO的振荡信号通过可 ...
hustanghu 发表于 2014-4-2 18:26

登录/注册后可看大图

I don't think this is a problem for you.

If your VCO operate at a designed freq like 2GHz. The coupling to the Vtune node would be 2GHz or 4GHz depending on
you VCO structure. This 2 or 4GHz 7mv swing will not harmful to your VCO.

TULIPBEARRRRRRRRR

账号		自动登录	找回密码
密码			注册

[求助] PLL中VCO控制电压纹波较大，怎么解决？

站长推荐 /1