两个剧牛的数字电路——异步时钟切换和倍频

zhangbinsniper · 发表于 2008-1-28 09:34:36

倍频的电路在FPGA中根本就不可能时现,压跟就没有可靠输出的时候

vividyuan · 发表于 2008-1-30 10:11:10

关于clock mux without glitch, 在http://www.design-reuse.com/上面有更多论文讨论，大家可以search一下，可能会有帮组阿！

wwh_nuaa · 发表于 2008-2-18 17:13:25

不走全局时钟网络，你敢用么？

一般组合逻辑时钟，温度变化对它有很大的影响，不稳定。还是不要用吧！！

坐等红杏 · 发表于 2008-2-18 20:11:46

谢谢

我正在弄这方面的东西呢

liyuzju · 发表于 2008-2-20 14:17:14

谢谢分享！！！

wsrfyxy · 发表于 2008-2-22 12:11:40

经典啊

gaolijian22 · 发表于 2008-2-22 15:54:55

好帖子顶起!

norman0199 · 发表于 2008-2-25 22:05:42

好東東，謝謝

tmchrry · 发表于 2008-2-26 23:04:19

学习一下

brian_hwang · 发表于 2008-2-29 12:27:32

good one

[原创] 两个剧牛的数字电路——异步时钟切换和倍频