高速SAR的片内reference buffer都是怎么做的？

vdslafe

这篇没有ref buffer

雨丝

回复 11# vdslafe
已下载！

peterlin2010

回复 10# 雨丝


                           
                                                        2009SOVC A 0.92mW 10 bit 50 MSs SAR ADC in 0.13um CMOS Process.pdf

GOOGLE 可發現

dtt0000

回复 6# 雨丝

只考虑DAC的建立误差，这篇文章的方法就够了啊，而且实现比较简单

vdslafe

paper 里 ref 大部分都是连到vdd 和gnd.

雨丝

回复  雨丝

只考虑DAC的建立误差，这篇文章的方法就够了啊，而且实现比较简单
dtt0000 发表于 2014-4-3 17:39

                               
登录/注册后可看大图

这篇文章讲的太粗略了，还有些地方没搞明白。

所有电容参与采样（包括三个补偿电容），那么如果输入信号最高，13个初始code应该都是1，最终code应该也是1111111111，那么如果输入信号最低，13个初始code应该都是0，最终code应该也是0000000000。但实际按那个-73的补码加法来算，最高可以是1111111111，最低成了11110110111 （-73）。
如果补偿电容不参与采样，那么ADC就把输入范围改变了。

雨丝

这篇文章讲的太粗略了，还有些地方没搞明白。

所有电容参与采样（包括三个补偿电容），那么如果输入 ...
雨丝 发表于 2014-4-4 11:22

                               
登录/注册后可看大图

    搞明白了！！ 谢谢各位！！

whxijinping

雨丝你好，能不能介绍下你对这片文章的理解，谢谢！

雨丝

回复 18# whxijinping

其实就是原来一个电压值对应一个code，加了3个冗余位后，一个电压值可以对应多个code。
以一个数字为例
二进制的情况下：33=32+16-8-4-2-1   对应110000。

如果增加16和4这两个冗余位
那么   33=32+16-16+8-4-4+2+1      （16和4出现两次）
或者   33=32-16+16+8-4-4+2+1      （第一个16本来加16，比较器判断错误，被算成减16，后面可以纠正回来）
或者   33=32+16-16-8+4+4+2+1     （第一个4本来减4，比较器判断错误，被算成加4，后面可以纠正回来）

至于文章后面那一段数字补码加法，可以忽略，本质还是每个电容（正常电容和补偿冗余电容）对应的权重相加。
不考虑offset的情况下，以上分别是下面非补码二进制相加  
111011 + 000000 = 111011
101011 + 010000 = 111011
110111 + 000100 = 111011

上面结果111011和真实结果110000的差就是那个offset （论文中的-73）

我刚搭了个电路，没有二进制补码相加，而是分别将本来的10bit和冗余的3bit分别通过理想DAC后用模拟相加，得到的最终波形是正确的。

jalong

我也想知道
感謝大家的資訊