tapless的工艺VNW VPW在网表要怎么处理？

3lll

跑lvs一直是有VNW VPW VDD VSS的错误，在stdcell 的cdl里定义有VDD VSS VNW VPW等电源，但是ICC输出的网表不带VNW VPW
各位知道怎么改这个网表么？
tapcell 在ICC里插好了的

damonzhao

替换成vdd vss做呗

3lll

是把cdl里的VNW改成VDD?
比如INV要这样的
INV VDD VSS VNW VPW
改成
INV VDD VSS VDD VSS
这样是不是有2个VDD 2个VSS？

zsklong1111

我遇到过类似的问题，我是将网表里面的VNW和VPW分别替换为VDD和VSS，就可以了。

allen_tang

netlist里
global VNW VPW
然后connect VNW到VDD，connect VPW到VSS
即可。

3lll

假设ICC出来是网表是top.spi，标准单元库的网表是cell.cdl,我发现top.spi里面不会含有VNW,VPW这些端口，cell.cdl里每个SUBCKT都会有这两个端口，上面提到的2个办法我有试，都遇到问题：
  方法一：把cell.cdl里面的VNW VPW改成VDD VPW，这样的问题是，我是多电源预设计，分别有VDD1 VDD2 VDD3的电源域会用到cell.cdl,所以不能直接在cell.cdl里面改。
  方法二：top.spi里面global VNW VPW ,然后在top.spi s/VDD=VDD/VDD=VDD VNW=VDD
   s/VSS=VSS/VSS=VSS VPW=VSS,但是有一些并不是cell SUBCKT 而是mudule的SUBCKT,这些要是也添加这两句，lvs会报多出2个pin,请问具体应该怎么做呢？

allen_tang

回复 6# 3lll

cdl最前面加上
    *.GLOBAL VDD VSS
    *.GLOBAL VNW VPW
    *.CONNECT VNW VDD
    *.CONNECT VPW VSS
这样不行么？

3lll

谢谢，单电源这样是可以pass，但是如果我这里有VDD1 VDD2.直接这样connect会不会不行？

yic2000

tapless是什么意思啊？不好意思我一直没弄懂

allen_tang

回复 9# yic2000


    stdcell内没有pickup，隔几十um加上nwell和sub的tap cell来防止latchup。