在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4750|回复: 4

[求助] 关于vhdl和verilog的差别

[复制链接]
发表于 2014-3-11 15:04:26 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
大家来聊聊vhdl和verilog的差别吧,感觉这两者非常类似,各自并没有什么不可替代的地方,为什么业界不统一一下呢,就确定大家都只用vhdl或者只用verilog
发表于 2014-3-11 16:03:25 | 显示全部楼层
从08年开始接触FPGA,到现在5年多的时间,入门是VHDL+ALTERA,现在是verilog+XILINX。
从我用到的地方来看,VHDL和verilog很接近,所有模块都可以用这两种语言描述。
要说差别的话,我使用起来有如下几点:
1.VHDL的语法比verilog严谨
举个例子,在verilog中有一个拼接符号{,},如果拼接赋左侧的位数大于右边的位数,默认是高位补零。
而在VHDL中,也有一个拼接赋符号,拼接符号左右两端的位数必须相等
2.verilog的语法灵活一些
2.1verilog有所有bit相与所有bit相或的运算符,而VHDL中没有
2.2verilog的库函数更多,因此仿真验证的时候更加方便
2.3顶层例化子模块的时候,VHDL需要有两个模块,一个是component,一个是inst,而verilog只有一个inst
发表于 2014-3-11 18:06:43 | 显示全部楼层
Asian countries prefer VHDL. VHDL was invented by US Defense so lot of people think that it perfect. Pacific and rest of the world is using Verilog. Syntax of Verilog is much similer to C language. It is difficult to remember syntax of VHDL especially for Software engineer. Industries not wishing to maintain two different team like RTL and Software so Verilog was invented. So software engineer with some training can design RTL and software. Also during debugging software engineer can understand Verilog code as C syntax and Verilog syntax has similarities.
 楼主| 发表于 2014-3-12 08:51:33 | 显示全部楼层
回复 2# haitaox

受教了~~谢谢分享!
 楼主| 发表于 2014-3-12 08:56:25 | 显示全部楼层
回复 3# kirannevaskar

Thank you for your sharing. Maybe vhdl has its speciality so that it isn't replaced by verilog.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 05:35 , Processed in 0.017233 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表