如何自动检测毛刺 ？

drysky

不知道大家在验证中如何检测毛刺的?比如，一个clock分频电路，我需要检查在频率切换时是否有毛刺出现，我一般是肉眼去查看，不知道大家如何实现自动检查的？

dfb211

以前写过这个checker，但是会导致仿真变慢，我当是依据的原理就是循环的检测两沿之间的时间差，和你能够容忍的最小时间差做比较，当是感觉这个checker不是太好用，也没有想过有没有更好的办法

A1985

回复 1# drysky


   毛刺通常在切换的时候有，你可以监控切换配置的控制脚，然后log，断言或其他方法检查一小段时间即可，这样减少负重。。。

drysky

回复 2# dfb211


   我也这么干过，不是很好的办法。    不知道那位大神有好的办法？

surge

这个是要靠设计来保证的，不能靠调试来找毛刺。
如果说一定要找个方法，那么你可以做个计数器，对时钟计数，直接看计数值是不是连续比拿眼睛看毛刺靠谱。

如果想做到自动化， 可以再用一个高倍快速时钟去采样，看看同一计数值持续的时间是不是达标， 有不达标的情况就是有毛刺了。

dfb211

回复 5# surge


   如果加入一个高倍时钟采样要检测的时钟，这会让仿真的负荷加重吧？

drysky

回复 6# dfb211

加高倍时钟的话，光这个频率的选择就是个很头疼的事，比如1GHz的clcok，再弄个几G的clcok，估计仿真就没法仿了。

drysky

回复 3# A1985

这个主意还不错~缺点是，需要事先判断毛刺可能出现的位置，这样有可能判断不是那么全面。

感觉systemverilog应该增加一个自动统计高低电平持续周期的内部函数。。通过输出的周期大小与期望值做个比较。

kuolifeng

用 systemverilog 的 assertion
property detect_glitch;
time leading;
@(posedge glitch)
(1, leading = $time) |=> (($time - leading) >= duration);
endproperty : detect_glitch

DETECT_GLITCH : assert property (detect_glitch)
else
$display ("ERROR");

drysky

回复 9# kuolifeng


   这个不错！thanks