12b 500M adc研发中，欢迎留下你的宝贵意见，一起讨论

lonerinuestc · 发表于 2013-12-24 17:19:06

也许是时间更新一下了，一个多月的时间一直在搞这个东西，第一级搭的差不多了，20个comparator，因为台阶分 ...
adccoltd 发表于 2013-12-24 16:39

登录/注册后可看大图

   你现在用什么工艺在做啊？请教个问题，为什么用20个comparator，是什么特别的技术么，有没paper让我学习下。

   其实，在你使用digital calibration来放开对analog的要求后，analog已经没有太多挑战了，成败点在于你的background calibration怎么实现。
   我还是以前的观点，单凭一个人的力量，搞个schematic出来仿真仿真估计有戏，要做出个芯片，就比较悲观了。。。good luck

lonerinuestc · 发表于 2013-12-24 17:20:24

也许是时间更新一下了，一个多月的时间一直在搞这个东西，第一级搭的差不多了，20个comparator，因为台阶分 ...
adccoltd 发表于 2013-12-24 16:39

登录/注册后可看大图

从你的FFT看，sample rate好像不是500M？

hszgl · 发表于 2013-12-24 17:34:14

继续关注，good luck

adccoltd · 发表于 2013-12-24 17:45:03

本帖最后由 adccoltd 于 2013-12-24 17:46 编辑

回复 121# lonerinuestc

老兄，看来中间有段帖子你没看，用65nm做14b250m呢，你的意思是版图中的细节靠一个人难以做好是吗？请问你是指某些方面是非经验大牛操刀是无法做好的吗？能否更详细一点呢？具体哪些地方？
其实多少台阶都无所谓，pipeline的台阶数只在数字域代表相同个数的未知量而已，所以不管分多少台阶只要能求得该未知量就能得到平滑的传输曲线，老兄啊，能不能多指出一些问题，如果某个坑是不可逾越的，我希望更早知道，谢谢了，真心求拍醒

ramanujancn · 发表于 2013-12-24 23:36:47

比较好奇楼主的研发费用怎么解决。我现在很想找几个类似项目练手

lonerinuestc · 发表于 2013-12-25 08:34:52

回复 lonerinuestc

老兄，看来中间有段帖子你没看，用65nm做14b250m呢，你的意思是版图中的细节靠 ...
adccoltd 发表于 2013-12-24 17:45

登录/注册后可看大图

我觉得layout特别难做，因为工作量特别大，并且很多地方的走线寄生特别大，要在前仿就考虑，否则到时候够改的，还有power domain division之类的，都很麻烦。

我的问题没变啊，你的calibration咋做？

并且如果是14b 250MSPS的话，0.18um CMOS就能做，并且国内就有公司在做，你这样做下去没有价值，至少没有商业价值。如果是12b 500MSPS嘛，还有点盼头

adccoltd · 发表于 2013-12-25 08:55:18

回复 126# lonerinuestc

敢问是哪家公司

lonerinuestc · 发表于 2013-12-25 09:12:01

回复 lonerinuestc

敢问是哪家公司
adccoltd 发表于 2013-12-25 08:55

登录/注册后可看大图

我就在做，我感觉我会在你前面

vdslafe · 发表于 2013-12-25 09:36:19

我想问一下，500MS/s 12b 用在哪里？一年量有多大，销售额有多高？

adccoltd · 发表于 2013-12-25 09:39:26

本帖最后由 adccoltd 于 2013-12-25 09:40 编辑

回复 128# lonerinuestc

呵呵，你好战友，你是180工艺？能否分享下你的方法和进度等等，

[原创] 12b 500M adc研发中，欢迎留下你的宝贵意见，一起讨论

站长推荐 /2