在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4755|回复: 9

[求助] formality 在设置顶层的时候出错 【已解决】

[复制链接]
发表于 2013-11-25 11:59:53 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 白兰地 于 2013-11-26 10:30 编辑

formality 在设置imp的顶层的时候出错。我用的脚本如下:
set design_name my_design
read_verilog -container r -libname WORK rtl_file_list
read_db target_link_library_list
set_top r:/WORK/$design_name
read_verilog -container i -libname WORK gate_file_list
read_db target_link_library_list
set_top i:/WORK/$design_name



在刚开始设置ref的顶层的时候出错,后来把db也添加进去,就可以了。现在在imp的是时候又出错了,两次添加的db文件是一样的,都是在DC的setup文件中导进去的db,请问是不是那个步奏出错了?

N`6K{`NSW{2P]CCIEH~8.jpg


请问在formality哪里能看到更加详细的错误信息。
 楼主| 发表于 2013-11-26 10:36:35 | 显示全部楼层
这是由于在DC综合的时候出现unsolved的警告,没有及时处理。
原因是:在DC读入网表的时候使用read_verilog,现在改用analyze + elaborate读入设计,解决unsolved          的警告,formality里面的错误也解决了。
发表于 2013-11-26 14:26:05 | 显示全部楼层
奖励50信元
 楼主| 发表于 2013-11-26 14:52:48 | 显示全部楼层
回复 3# damonzhao

谢谢版主!!
发表于 2014-1-14 10:42:47 | 显示全部楼层
很有用处
发表于 2014-1-15 08:51:24 | 显示全部楼层
谁能送我点信元,感谢楼主的分享
发表于 2018-12-13 10:36:09 | 显示全部楼层
回复 2# 白兰地


   可是我按照您说的方式改了还是有该问题,请问有解决方法吗
发表于 2018-12-13 10:52:45 | 显示全部楼层
回复 2# 白兰地


   谢谢,已解决!是我自己的问题
发表于 2020-11-2 15:51:36 | 显示全部楼层


你好,你是怎么解决的,我也遇到同样的问题

发表于 2024-12-26 19:49:30 | 显示全部楼层
你好,你是怎么解决的,我也遇到同样的问题
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-12 03:39 , Processed in 0.024074 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表