求助：ISE的core generator生成的rom模块端口名是否能改？

草明 · 发表于 2013-11-21 14:19:08

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我拿到了一个设计，被要求跑起来，这个设计需要调用fpga里的memory资源，但是我用core generator生成了一个rom以后发现还是顶层模块还是无法对其进行调用。我仔细看了下，顶层模块在写这个模块时，端口名都是小写，而core generator生成出来的模块端口名都是大写，不知道是不是这个原因导致无法调用，所以想求助各位大神，如蒙回答，不胜感激！

shiyinjita · 发表于 2013-11-24 22:45:24

回复 1# 草明

verilog识别大小写

真心等待—08 · 发表于 2013-12-3 10:33:13

回复 1# 草明

实例化时修改就可以，只要和你调用的地方匹配就可以吧

[求助] 求助：ISE的core generator生成的rom模块端口名是否能改？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2