systemverilog的断言放在什么位置呢？

bbpfancy · 发表于 2013-9-26 22:50:18

您需要登录才可以下载或查看，没有账号？注册

x

systemverilog的断言放在什么位置呢？BFM？Monitor还是DUT里面啊

zw84611 · 发表于 2013-9-27 06:39:37

都行，ncsim的话，也可以放单独的.psl文件中。

xiaojigao · 发表于 2013-10-17 09:50:03

回复 1# bbpfancy

可以加一些到interface里面，检查信号的时序是否违规。

litterstrong · 发表于 2013-10-17 16:54:21

如果是自己写的话，放顶层就可以了，要是设计人员写，放dut里，一起load进来。

tangchaodefeng · 发表于 2013-12-28 20:48:44

同意楼上的说法，验证人员就在Interface里面写，设计人员的断言肯定是在DUT里面写了

feiying_cq · 发表于 2013-12-30 21:54:45

interface, program, module... 都可以
或者单独写一个module 里面放你的assertion，然后和RTL bind起来

qw342333 · 发表于 2014-1-21 21:51:47

验证人员建议写在interface里，用宏隔开。。这样是比较简单的。也是比较容易管理的，非常体现interface uvc的概念，能作为VIP一起输出，重用性好。

vivikinghjf · 发表于 2014-3-4 22:15:56

都可以，一般放在接口或者顶层

iNostory · 发表于 2020-11-9 20:20:25

单独写一个module 里面放你的assertion，然后和RTL bind起来

[求助] systemverilog的断言放在什么位置呢？