ICC做时钟树时如何让其中的ICG尽量靠近sink端？

seu一壶浊酒 · 发表于 2013-9-24 13:48:14

回复 10# xht84
楼主，你好你用的ICC是那个版本的，为什么我查不到set_clock_gate_latency这个命令的man page，另外我想问下，这个命令的设置实在placement阶段设置的把？

kay443 · 发表于 2013-11-7 11:03:07

set_clock_gating_check -setup 0.25 [get_cells -filter "ref_name=~CKLNQ* " -hier]

kay443 · 发表于 2013-11-7 11:05:24

在place阶段给ICG一个大的margin。另外可以设置bound把ICG和对应的std cell bound在一起。基本能搞定

angangang3484 · 发表于 2013-11-7 17:18:19

回复 11# seu一壶浊酒

set_clock_gate_latency是
DC的command

罗蒙 · 发表于 2015-4-14 19:42:08

回复 2# 陈涛

陈老大，在ICC中怎么对ICG加latency啊？ICC中没有set_clock_gate_latency这条指令啊，DC中有这条指令！

gzh9255 · 发表于 2015-4-15 22:13:37

回复 15# 罗蒙

set_clock_latency or set_clock_gating_check

haimo · 发表于 2017-6-7 16:57:33

因为icg放在中间导致为例，工具为了达到时序要求，会不会将icg优化掉

qingwatiaowu · 发表于 2017-8-10 15:20:40

回复 12# kay443
对于组合逻辑组成的clock gating结构可以这样检查时序。对于ICG需要如此设置么？

[求助] ICC做时钟树时如何让其中的ICG尽量靠近sink端？