在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5124|回复: 4

[讨论] 为什么xilinx DDR3 MIG有输入时钟和参考时钟,为什么不用系统时钟生成参考时钟呢?

[复制链接]
发表于 2013-9-15 22:43:47 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
为什么xilinx DDR3 MIG有输入时钟和参考时钟,为什么不用系统时钟生成参考时钟呢?
发表于 2013-9-17 20:01:13 | 显示全部楼层
回复 1# du520xi


  你也可以自己修改啊
发表于 2013-11-5 22:13:26 | 显示全部楼层
DDR3 的参考时钟是用稳定的200M差分时钟作为DDR系统运行基准, 而通过FPGA系统倍频得到的时钟是不稳定的,或者噪声大,大概就是这个意思
发表于 2013-11-6 17:44:04 | 显示全部楼层
参考时钟是给idelay用的。
发表于 2013-11-6 18:19:09 | 显示全部楼层
如果只用系统时钟,在启动过程中,要等一段时间后系统时钟才会生成,那之前有些模块就无法工作了,假如这些模块对系统时钟产生有用的话,那不就陷入死循环了?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-9 04:54 , Processed in 0.018030 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表