在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 10213|回复: 12

[求助] 用过7系GTX的RXELECIDLE这个信号作为信号丢失指示的各位大神帮帮忙啊

[复制链接]
发表于 2013-8-15 16:53:07 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近在用7系的GTX,在zynq7045上使用的,需要使用RXELECIDLE作为信号丢失的指示,我的设置如下:
RXELECIDLEMODE = 2'b00.
RX_CM_TRIM = 3'b111,已经设置为最大了
OOB电路Power up的参数也已经设置了。

现在的情况是这样的,系统一直发送IDLE的时候,RXELECIDLE指示为0。但是当我开始发送桢数据的时候,RXELECIDLE会有一个时钟周期为1,显示信号丢失。
在使用RXCDRLOCK信号的时候也遇到这个情况了的,但是官网上说RXCDRLOCK不推荐使用,就没用了。

求指导啊....
发表于 2013-8-15 17:29:07 | 显示全部楼层
这个我知道
 楼主| 发表于 2013-8-16 09:15:24 | 显示全部楼层
回复 2# windflood


    哥,麻烦告知小弟到底要怎么弄啊....
发表于 2013-8-16 09:58:11 | 显示全部楼层
真相就是xilinx这块做得很丑陋,这个信号不能直接使用,不可靠,需要自己做过滤。这个问题在xilinx官方有解释,搜一搜就明白了
发表于 2013-8-16 12:24:29 | 显示全部楼层
我也不懂这个
 楼主| 发表于 2013-8-16 15:47:56 | 显示全部楼层
回复 4# windflood


    这个在用户手册中有说到,是我没太注意。在OOB电路部分,1.5G以下对OOB CLK有要求。至于1.5G以上,没有说明OOB CLK的要求,但是对PCIE和SATA的RXELECIDLE的判断给出了过滤流程,其它协议也没有说明。
    1.5G以下:
             OOB CLK <= linerate/(3*runlength).
   用户手册中没有对runlength进行说明,我自己理解为GTX内部数据位宽,我用的20bit,runlength就等于20了。实际测试通过了。
   但是对于1.5G以上,就不知道会不会有其它的要求了,这个具体还没测试过。
 楼主| 发表于 2013-8-16 15:50:20 | 显示全部楼层
回复 3# 挂在天边的鱼


    v5的GTP就没有这个问题,RXELECIDLE我都是直接拿来用的。
发表于 2013-8-16 16:42:31 | 显示全部楼层
回复 6# 挂在天边的鱼

速率比较高的情况下,链路在正常数据交互过程中,那个信号确实会给出链路IDLE的错误指示,所以这个信号肯定是不能直接用的。手册上给出的解决办法只是一个方向,这个问题可以根据你的实际应用,在协议的上层进行处理。也就是说在链路底层可以直接把这个信号理想化,如果真的链路在正常数据交互中出现IDLE等不正常现象,在上层是会有体现的。
发表于 2013-10-25 15:29:11 | 显示全部楼层
loss_os_state这个信号是怎么工作啊,什么时候跳01什么时候跳00,文档上写得不清楚啊,仿真发现很复杂
发表于 2016-7-15 09:26:18 | 显示全部楼层
回复 1# 挂在天边的鱼


   楼主,请教下怎么将k7 的gtx配置成SATA模式??
QQ 826149473
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-14 21:21 , Processed in 0.024461 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表