icc中set_timing_derate命令怎么理解？

hiee

好东西，谢谢啦，

Timme

库的PVT是一个“点”，比如1.2V，25度，工艺1.0。但实际芯片的PVT永远不会落在一个“点”上，而是一个“范围”，比如，对有时序关系的几个Cell，可能这个Cell的PVT是1.18V，20度，工艺0.98，而那个Cell的PVT是1.21V，35度，工艺1.01，两个Cell的PVT都不在库的那个“点”上，那怎么去分析呢？这就需要OCV了。。。

东方之子yj

回复 12# Timme
这个比喻很形象哈。

pigolo

学习学习

weiyang3

回复 12# Timme

感谢指点！

ywwuyifan

hidedtear 发表于 2012-8-15 10:52
还是不太理解 derate setting会出现在report timing中吗？

set_global report_timing_format {aocv_derate user_derate} 加上这几个参数可以在report里看到

mhcai

set_time_derate 中的 late early 是根据所分析的WCBC来指定对应的path，
在setup analysis 的时候
launch clock ：late path
data path ：late path
capture clock ：early path
因为在setup analysis的时候launch clock 和data path 都希望是latest  (越晚 setup越糟)
capture clock 则是越early 越糟糕 （越早setup越糟糕）
一般情况下，setup analysis 已经是worst ，所以launch clock 和data path也就是 latest的时候，此时我们应该设置的就是capture clock 使其尽快到达
所以在WC下一般设置如下
set_timing_derate -early 0.9
set_timing_derate -late  1.0

在hold analysis 的时候
launch clock ：early path
data path ：early path
capture clock ：late path
因为在setup analysis的时候launch clock 和data path 都希望是earliest  (越早 hold越糟)
capture clock 则是越late 越糟糕 （越晚hold越糟糕）
同理在hold analysis 时，是在best case下，launch clock 和 data path是earliest，此时我们设置的应该是capture clock，使其晚点到达
所以一般设置如下
set_timing_derate -early 1.0
set_timing_derate -late  1.1
PS：1.1、0.9只是某个工艺制程的经验值，不值得参考
实际在计算最小周期时，还需要主要clock上的 common path