在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4719|回复: 10

[求助] 运放 建立时间

[复制链接]
发表于 2013-7-24 17:11:57 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
下边是我的运放的建立图形 SR.jpg ,为什么在没有达到最高点(0.6V)的时候,有一个向下的脉冲呢,我的运放如下图2 setup.jpg 所示,相位裕度有68deg,即使相位裕度不足,也应该先有有一个过0.6V的脉冲。而不是还没有达到0.6V,就有一个小脉冲啊?各位大神,有没有遇到类似问题的。
发表于 2013-7-24 21:18:42 | 显示全部楼层
可能是调零电阻比较大的,零点在左半平面,且零点频率较小。
发表于 2013-7-24 21:32:43 | 显示全部楼层
没遇到过这个情况。。。
发表于 2013-9-26 12:53:50 | 显示全部楼层
我也遇到这样的问题了,不过是前置运放加gain boost的结构,一直振荡,晕死,楼主问题解决没?求助ing
发表于 2013-9-26 13:18:32 | 显示全部楼层
把你的频率和相位裕度的波特图贴上来看看
发表于 2013-9-26 13:47:28 | 显示全部楼层


下边是我的运放的建立图形,为什么在没有达到最高点(0.6V)的时候,有一个向下的脉冲呢,我的运放如下图2所 ...
相位裕度有68deg,即使相位裕度不足,也应该先有有一个过0.6V的脉冲。renature 发表于 2013-7-24 17:11




    我想问这个“相位裕度有68deg,即使相位裕度不足,也应该先有有一个过0.6V的脉冲”结论你是怎么得出的?谢谢。
发表于 2013-9-26 13:48:54 | 显示全部楼层
回复 1# renature


    我想问这个结论“相位裕度有68deg,即使相位裕度不足,也应该先有有一个过0.6V的脉冲”你是怎么得出的。
发表于 2013-9-26 17:46:52 | 显示全部楼层
pole zero doublet.

FYI. Please see P96 in the paper.

03_The CMOS gain boosting technique.pdf

6.66 MB, 下载次数: 1198 , 下载积分: 资产 -3 信元, 下载支出 3 信元

发表于 2013-9-26 21:10:47 | 显示全部楼层
看看上面材料
发表于 2013-9-27 06:50:26 | 显示全部楼层
本帖最后由 朱立平 于 2013-9-27 10:14 编辑

1.parasitic Cap.速度是最快 (被動元件速度最快 比negative feedback速度更快) 所以那個小突波是由被動寄生元件直接由激發源頭直接couple到輸出 然後OP負回授再發揮作用 不過這個小突波並不影響全體電路 關係不大 不用在意

2.phase margin不夠 可以直接把速度改慢(增加米勒補償電容 lower Ft) 或是把gain boost 所形成的pole/zero往更高頻推

3.如果不需要太高的gain 不用加 gain boost 以免頻率補償問題造成困擾
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-6 07:32 , Processed in 0.026785 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表