千兆以太网接口

574920045 · 发表于 2013-7-5 08:48:55

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

千兆以太网RGMII接口中时钟是125M，如何实现上升和下降沿数据发送？需要更高的时钟吗？

xiaojia102003 · 发表于 2013-7-5 09:08:45

125m上升沿*4bit+125m下降沿*4bit=1Gbit.
可以考虑产生两个同源同频不同相(差90°)的125m时钟，这样不就变成都是上升沿采样数据了？
供参考。

xayaya · 发表于 2013-7-5 09:40:54

直接使用FPGA的DDR口输出就可以了

574920045 · 发表于 2013-7-5 10:39:06

回复 2# xiaojia102003

是这样想的，但是，二个不同时钟的采样肯定不在一个进程中，不能有二个触发的，我又采取什么机制让它依次输出到TXD中，这个选择的触发该用什么信号？？

574920045 · 发表于 2013-7-5 10:41:48

回复 3# xayaya

表示不理解，我没有ddr IP核，感觉那样是挺相似的！！！

xiaojia102003 · 发表于 2013-7-5 11:21:27

回复 xiaojia102003

是这样想的，但是，二个不同时钟的采样肯定不在一个进程中，不能有二个触发 ...
574920045 发表于 2013-7-5 10:39

登录/注册后可看大图

仅从功能实现角度可以这么做：假设A时125m clk，B延迟半个周期的反向125m clk。
准备好txdata=TXD0，时钟A上升沿打出TXD0[3:0]；过半个CLK 时钟B上升沿打出TXD0[7:4]，同时锁存下一次的txdata=TXD1[7:0]，循环直到数据发送完毕。

574920045 · 发表于 2013-7-5 11:36:20

仅从功能实现角度可以这么做：假设A时125m clk，B延迟半个周期的反向125m clk。
准备好txdata=TXD0，时钟 ...
xiaojia102003 发表于 2013-7-5 11:21

登录/注册后可看大图

嗯，现在在就是这个思路，不过不知道自己按照这个思路能不能实现，多谢指点了，后面如果还有什么问题请不吝赐教啊！

tangate · 发表于 2013-7-5 16:58:56

本帖最后由 tangate 于 2013-7-5 17:01 编辑

回复 4# 574920045

好像千兆网里面有个控制信号就是控制信号4bit传输的，合起来就8bit

.datain_h({GMII_TXD[3:0],GMII_TXEN,1'b1}),

.datain_l({GMII_TXD[7:4],GMII_TXEN ^ GMII_TXERR,1'b0}),

.outclock(GMII_TXC),

.dataout({RGMII_TXD,RGMII_TXCTL,RGMII_TXC})

);
其中RGMII_TXCTL就是，用ddio实现

574920045 · 发表于 2013-7-5 17:57:12

回复 574920045

好像千兆网里面有个控制信号就是控制信号4bit传输的，合起来就8bit

.datain_h ...
tangate 发表于 2013-7-5 16:58

登录/注册后可看大图

ddio是altera的IP吧，如果不用它的芯片呢!有源代码吗？

574920045 · 发表于 2013-7-8 08:39:37

不顶就沉底了！！！！

[求助] 千兆以太网接口

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1