全差分运放输出的一个奇葩问题

ygchen2 · 发表于 2013-4-9 21:50:33

回复 10# renature
尽管没有描述清楚仿真时输入是具体如何加的，但看起来还真是建立期间的状况。如果你能把之前仿真时稳定后的直流偏置点存下来，新仿真时把它load进来再作瞬态仿真，应该就不会有这个问题了。

菜鸟RFIC · 发表于 2013-6-20 09:45:46

回复 10# renature

LZ 你是怎么解决这个问题的呢？我觉得这个不应该是信号建立问题，你的输入又不是一个大的阶跃信号!

hszgl · 发表于 2013-6-20 11:08:20

回复 12# 菜鸟RFIC

电源上电怎么不是大信号？

菜鸟RFIC · 发表于 2013-6-20 13:41:09

回复 13# hszgl

确实与信号建立时间有关我做了一个试验，给小信号频率比较低的时候不存在LZ这种情况但是小信号频率较高的时候就逐渐有这种情况出现我想请问楼主如何解决这种情况？提高建立时间

hszgl · 发表于 2013-6-20 14:09:29

回复 14# 菜鸟RFIC

你仿真用的是op还是powerup？信号上电方式不一样，效果就不一样。如果用preview，肯定不会出现上升的这段时间。

菜鸟RFIC · 发表于 2013-6-20 15:22:37

回复 15# hszgl

你说的preview 是指什么？我没有用过？指教

hszgl · 发表于 2013-6-20 18:29:13

回复 16# 菜鸟RFIC

hspice里仿真上电的参数。powerup是从电源v=0开始算的，op是从设定的电源电压开始算，preview是从稳定点开始算的。具体你可以查hspice的手册。

菜鸟RFIC · 发表于 2013-6-21 10:09:39

回复 17# hszgl

我用的cadence 不知道在哪儿设置我也没有找到！你主要研究什么方向？

hszgl · 发表于 2013-6-21 12:12:32

回复 18# 菜鸟RFIC

哦，我用的是hspice。cadence里的是spectre，不一样，我不熟。我是做器件的。

semico_ljj · 发表于 2013-6-21 12:47:23

有个建立时间

[求助] 全差分运放输出的一个奇葩问题