【求助】LVS检查单元识别错误【已解决】

Alicezw · 发表于 2013-6-4 16:01:41

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

最近在做一个数模混合的设计，有一个数字模块单独做LVS是通过的，但是整体做就有问题。具体情况是这样的：
这个数字模块中有一个clk和一个en信号端口，它们都是通过两个反相器输出，分别是INVD12和INVD16，我的版图和网表连接都没有问题，但是LVS报connectivity error，我仔细看了下，工具好像把连接两个信号的INVD12识别反了，然后导致connectivity error。
请问这种情况我要怎么处理呢？
感谢大家的帮助！真是感激不尽！

yanfan1987 · 发表于 2013-6-5 18:30:51

是不是应该打上label

Alicezw · 发表于 2013-6-5 20:27:02

回复 2# yanfan1987

有lable的啊，是工具识别错了。不知道怎么处理啊。
谢谢！

Alicezw · 发表于 2013-6-5 20:29:10

版主看一看啊，帮帮忙啊！谢谢啦！

damonzhao · 发表于 2013-6-5 22:07:29

把数字的box掉然后做验证看看先

Alicezw · 发表于 2013-6-6 09:28:09

回复 5# damonzhao

我有两个数字模块，全部BOX之后LVS是没有问题的，而且我释放其中的一个BOX也是没有问题的，同时释放就出现connectivity error。这个错误是在其中的一个数字模块中报出来的，这个数字模块单独做LVS是通过的，而且我核对了版图和网表，都是没有问题的。我感觉是工具识别错了，这个数字模块中报错的两个信号都是通过两种同一类型的反相器输出，clk信号经过INVD12输出给INVD16再输出给外部（就是其ZN端接clk），en信号也是这样的方式，工具可能把连接两个信号的反相器识别反了，所以报错。不知道该怎么处理。希望版主给予一些帮助！非常感谢！

damonzhao · 发表于 2013-6-6 10:54:40

回复 6# Alicezw

你觉得它可能是别的地方在版图上打个label来区分开，电路上也引出pin来。再跑看看结果怎么样

Alicezw · 发表于 2013-6-6 21:03:33

回复 7# damonzhao

你觉得它可能是别的地方在版图上打个label来区分开，电路上也引出pin来。再跑看看结果怎么样

没明白您的意思，麻烦能详细说一下吗？
谢谢！

damonzhao · 发表于 2013-6-7 09:13:32

我的意思是在对应的clk和en的地方在top level也加上label，同时电路上也引出pin来
然后进行验证

Alicezw · 发表于 2013-6-7 10:23:37

回复 9# damonzhao

哦，这样做的原因是？
我这个模块的这两个信号是跟另外一个数字模块的两个信号相连的，我也检查了版图和网表是没有问题的。
谢谢您！

[求助] 【求助】LVS检查单元识别错误【已解决】

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1