求助理想运放怎么设计

kinarthur · 发表于 2013-6-3 20:39:01

您需要登录才可以下载或查看，没有账号？注册

x

目前在设计一个流水线ADC，需要一个理想的双端输入双端输出运放来测试电路。在candence里面没有找到双端差分运放，也不会建veriloga。比较麻烦。求助各位

远上寒杉 · 发表于 2013-6-3 21:42:41

用vcvs吧，analogLib库里的。

plz762127 · 发表于 2013-6-3 23:31:20

bmslib里面有

kinarthur · 发表于 2013-6-4 15:22:32

回复 2# 远上寒杉

不行的，需要使用反馈形成闭环，vcvs达不到要求

kinarthur · 发表于 2013-6-4 15:23:33

回复 3# plz762127

没有这个库哎

，盗版的软件苦逼啊

plz762127 · 发表于 2013-6-4 21:57:40

回复 5# kinarthur

路径在tools/dfII/samples/artist/bmslib，5141应该都会有

njhaycy · 发表于 2013-6-4 22:38:11

ahdlab库里有理想运放

kinarthur · 发表于 2013-6-5 15:53:55

回复 7# njhaycy

那个运放模型使用之后，算法不收敛，导致管子击穿。

[求助] 求助理想运放怎么设计