异步FIFO问题

89274616 · 发表于 2013-5-14 15:03:44

您需要登录才可以下载或查看，没有账号？注册

x

我最近看了cumming的那篇异步FIFO文章，对异步FIFO的控制是通过两个时钟使能信号进行的对吗？然后当FIFO满了以后，不能再往里面写数据，对吧？要是FIFO空了以后，数据不能被读取对吧?不知道我理解的对吗？望大神给点指导。。。谢谢了！

philcage · 发表于 2013-5-14 19:56:47

异步FIFO就像小学时候的一道数学题：一个水库，一边从其他地方抽水进去，一边从水库抽水出去。当水库满了，就不能再抽水进去了，因为已经满了；当水库空了，就不能再抽水出去，因为水库空了。

zhaichunhua168 · 发表于 2013-5-14 22:50:03

对，关键就是空满标志的处理

lwukang · 发表于 2013-5-15 22:14:44

回复 1# 89274616
其实满了继续写，或者空了继续读都是可以设置的，在Xilinx FIFO生成选项中可以设置。
一般在逻辑设计中，为避免这种情况，会自己把empty信号加入去控制读信号，防止空了还读或满了再写。

yangxb303 · 发表于 2013-5-16 05:52:15

是的啊，就是这样

89274616 · 发表于 2013-5-17 13:29:48

回复 4# lwukang

那控制信号就是时钟使能信号对吧？

89274616 · 发表于 2013-5-17 13:30:52

回复 4# lwukang

那控制信号就是时钟使能信号对吧？

lwukang · 发表于 2013-5-17 22:26:23

回复 6# 89274616
其实控制信号我一般理解为读写使能信号，
不叫时钟使能信号，因为读写使能是在时钟同步下产生的。
时钟使能听起来感觉像门控时钟。

89274616 · 发表于 2013-5-29 16:20:16

回复 8# lwukang

嗯谢谢了！

HADIST · 发表于 2013-5-29 16:48:48

回复 1# 89274616

那篇文章讲得挺不错，自己做一下仿真，看一下综合出来的电路。会对异步FIFO有更深刻的理解。

[讨论] 异步FIFO问题