在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2765|回复: 2

[求助] 求助:饱和处理

[复制链接]
发表于 2013-5-6 13:35:39 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
看到这样一个题目,不理解,希望高手解释一下,先行谢过了。


两个10bit有符号数a[9:0]b[9:0]相加,要求做饱和处理,取结果的低8c[7:0]。用Verilog/VHDL描述


这里的饱和处理是什么意思啊?

发表于 2013-5-6 14:31:54 | 显示全部楼层
回复 1# vividbearylz


   10-bit有符号数的取值范围是-512(10_0000_0000)~511(01_1111_1111),两个有符号数加法可能产生溢出。饱和处理应该就是指,如果加法结果超出了表示范围,那么就取接近运算结果的范围边界值。比如256+256,结果为512,发生溢出,那么饱和处理结果应为511。
 楼主| 发表于 2013-5-6 18:23:52 | 显示全部楼层
回复 2# rvnistelrooy


   受教了,谢谢指点
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 19:00 , Processed in 0.015146 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表