在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3931|回复: 7

[求助] 关于MIG的ucf文件

[复制链接]
发表于 2013-3-27 17:57:26 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我用ISE生成了一个MIG,但是其中的ucf文件要修改,对于其中oserdes和iodelay的lock我不知道怎么确定,有哪位大哥帮帮忙。万分感谢!

此图为原来的ucf

此图为原来的ucf
发表于 2013-3-27 22:50:24 | 显示全部楼层
这个你要在fpga editer里面去找,根据datasheet里面的较少,确定serdes的位置,对于serdes的约束,应该有专门的介绍,我记得在datasheet里也有的
 楼主| 发表于 2013-4-9 11:18:21 | 显示全部楼层
回复 2# 西湖水


    我通过planahead解决了。谢谢。
发表于 2013-4-9 15:24:44 | 显示全部楼层
回复 3# saberhp


    你好,MIG不是硬核吗,它的ucf也需要修改吗?
 楼主| 发表于 2013-4-12 08:48:51 | 显示全部楼层
回复 4# feitianzhilu287


    FPGA上的引脚是要根据schematic图进行修改的。
发表于 2013-4-12 11:32:34 | 显示全部楼层
回复 5# saberhp


    对于Altera的DDR控制器硬核IP,有固定的管脚对应DQ或者A,Xilinx的这些脚可以自由分配吗?
发表于 2013-4-17 09:35:16 | 显示全部楼层
回复 3# saberhp
求指教啊,如何使用 Planhead 来修改啊?
请您看一下我的问题:
   http://bbs.eetop.cn/thread-390111-1-1.html
发表于 2013-4-17 09:59:03 | 显示全部楼层
xuexi
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 23:29 , Processed in 0.021027 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表