关于MIG的ucf文件

saberhp · 发表于 2013-3-27 17:57:26

您需要登录才可以下载或查看，没有账号？注册

x

我用ISE生成了一个MIG，但是其中的ucf文件要修改，对于其中oserdes和iodelay的lock我不知道怎么确定，有哪位大哥帮帮忙。万分感谢！

此图为原来的ucf

西湖水 · 发表于 2013-3-27 22:50:24

这个你要在fpga editer里面去找，根据datasheet里面的较少，确定serdes的位置，对于serdes的约束，应该有专门的介绍，我记得在datasheet里也有的

saberhp · 发表于 2013-4-9 11:18:21

回复 2# 西湖水

我通过planahead解决了。谢谢。

feitianzhilu287 · 发表于 2013-4-9 15:24:44

回复 3# saberhp

你好，MIG不是硬核吗，它的ucf也需要修改吗？

saberhp · 发表于 2013-4-12 08:48:51

回复 4# feitianzhilu287

FPGA上的引脚是要根据schematic图进行修改的。

feitianzhilu287 · 发表于 2013-4-12 11:32:34

回复 5# saberhp

对于Altera的DDR控制器硬核IP，有固定的管脚对应DQ或者A，Xilinx的这些脚可以自由分配吗？

Oboyer · 发表于 2013-4-17 09:35:16

回复 3# saberhp
求指教啊，如何使用 Planhead 来修改啊？
请您看一下我的问题：
http://bbs.eetop.cn/thread-390111-1-1.html

uestc_cjh · 发表于 2013-4-17 09:59:03

xuexi

[求助] 关于MIG的ucf文件