在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: venric

[求助] 高频正弦波如何转换成方波

[复制链接]
发表于 2013-3-25 17:46:16 | 显示全部楼层
回复 6# venric

原来是ADC clock... ,做之前没想好测试方案?
是用了GPIO跑不到400MHz?
你现在chip的clock input是单端的?I/O是standard I/O?
现在遇到duty cycle issue?
 楼主| 发表于 2013-3-25 19:20:05 | 显示全部楼层
回复 9# lonerinuestc


   好嘛。。谢谢您宝贵的意思
 楼主| 发表于 2013-3-25 19:25:43 | 显示全部楼层
回复 10# kwankwaner


   好吧。是偏了点。我想问一你的翻转电平是电流状态下测出来。 我之前在ADE试过将inv的DC调到VDD/2的翻转的电平,但是这样的W/L的瞬态并不是占空比50%的波形输出。占空比是随着时间在不断的变化的。上升和下降沿的时间长短也是相差较大的。这个问题你是怎么看的呢?
发表于 2013-3-25 19:29:12 | 显示全部楼层
回复 3# fuyibin


    感觉这个比较简单易行。
 楼主| 发表于 2013-3-25 19:34:59 | 显示全部楼层
回复 11# fuyibin
确实是没有经验,之前没有想好测试方案。现在的问题是那个测试的函数发生器产生不了400M的方波,只能产生400M的正弦波。
clock input是单端的,I/O用的是代工厂提供的标准IO。
duty cycle issue 还不知道严重否,但是肯定会有影响。因为我们是送出去测试的。还没开始测试。
发表于 2013-3-25 20:53:16 | 显示全部楼层

标题

回复 15# venric
   
chip 已经tapeout 了?如果还没有,那赶紧改成differential driver 就像lvds 或者pecl 。
如果已经tapeout, 看看板子上能不能补救。
如果input 是digital I/O ,这种I/O duty 不能保证
如果用的是analog I/O + INV ,duty 可以在板上调一调
板上用电阻做个1/2VDD分压,然后通过电容AC couple驱动。那么调整电阻就能调整trigger point 和clk duty 。
你内部的inverter chain 的gain 会把sine 逐级放大到full swing
 楼主| 发表于 2013-3-25 21:31:13 | 显示全部楼层
回复 16# fuyibin
chip 是已经tape out 了。I/O是代工厂特殊的信号IO。单端进去之后是一个差分的双端输出然后是一连串的inv。现在是只能再板子上调了。那个调整的方法可不可以讲得更详细点啊。谢谢。主要是这是我第一次的测试。还有个问题,
400M的正弦时钟信号我们是接了巴伦做阻抗匹配进去的。这个影响不大吧?
发表于 2013-3-25 21:46:05 | 显示全部楼层
回复 3# fuyibin


    正解
 楼主| 发表于 2013-3-26 10:26:40 | 显示全部楼层
回复 16# fuyibin

那个我昨晚想了一下,您那个方法是不是跟在函数发生器上直接调节直流电平是一个意思啊?还有那个digital IO和analog IO的duty cycle 有区别又是因为什么呢?谢谢
发表于 2013-3-26 13:07:35 | 显示全部楼层
回复 3# fuyibin 请问 self bias inverter是什么结构
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 04:32 , Processed in 0.023413 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表