在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5524|回复: 14

[求助] verilog中数字滤波器小数系数的问题怎么解决

[复制链接]
发表于 2013-3-21 16:27:10 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
verilog里面是没有浮点数的,但是设计一个数字滤波器的时候往往必须用到小数,求各路大神如何解决verilog中小数系数的问题?有什么资料可以参考?谢了
发表于 2013-3-21 17:11:34 | 显示全部楼层
二进制一样可以表示小数啊,记住小数点的位置就可以了
发表于 2013-3-21 22:34:35 | 显示全部楼层
硬件中不存在小数点
发表于 2013-3-21 23:53:21 | 显示全部楼层
定点~~~~~~~~~~~~~~~~
发表于 2013-3-22 07:41:35 | 显示全部楼层
自己根据浮点数结构搭个浮点数出来
发表于 2013-3-22 10:10:39 | 显示全部楼层
将浮点数进行定点化
发表于 2013-3-23 23:28:38 | 显示全部楼层
不要什么都问,没提高的
发表于 2013-6-13 15:38:28 | 显示全部楼层
发表于 2013-6-25 14:46:41 | 显示全部楼层
应该是将小数乘以2^N,N取决于小数的精度
或者在.V中定义real类型吧
发表于 2013-6-29 22:27:28 | 显示全部楼层
小数点在心中
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 02:53 , Processed in 0.030187 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表