在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6164|回复: 13

[原创] V5 PCIe endpoint block plus 仿真问题

[复制链接]
发表于 2012-8-20 11:01:00 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
大家好,小弟目前正在做PCIe接口数据通信问题,请问做过的大侠给予一点帮助:
1.用core generator生成PCIE核以后,如何对PCIE核进行仿真?手册中有写到用modelsim进行仿真,但只有一行命令,不知怎么下手?

2. 用核生成的文件中有一个PIO的例子,如何对改例程进行仿真?
发表于 2012-8-24 14:30:17 | 显示全部楼层
比较复杂,看来还差很多呀。本团队有人做PCI-E,已经搞定。
发表于 2012-8-24 14:45:04 | 显示全部楼层
生成的CORE的目录中中附有仿真实例,添加相关的库就可以了。实在不行把FAE找来。
 楼主| 发表于 2012-8-24 16:55:01 | 显示全部楼层
回复 2# 小丫


    能取取经吗?介绍介绍经验呗
发表于 2012-8-24 20:57:26 | 显示全部楼层
可以在ISE自带的仿真器下仿真,不过速度回比较慢。
发表于 2012-8-24 20:59:09 | 显示全部楼层
回复 4# windlx


    不要用modelsim了,用这个还要编译很多东西,很与可能出错,如果用自带的ISE仿真,顶层文件是 board, 直接仿真board就可以了,同时 也可以修改testbench。
 楼主| 发表于 2012-9-21 16:51:37 | 显示全部楼层
回复 6# shiyinjita


    用ISE在建立工程的时候就出现了很多错误,有一个common file.v打不开,请问大侠是怎么回事?
发表于 2012-9-22 00:00:32 | 显示全部楼层
把BOARD当顶层 下面应该有EP 和 RP两端 EP用的参考设计 RP模拟ROOT的模型
COMMON FILE应该是include的文件 会自动加入的吧 看看手册相关仿真的章节 注意仿真路径的设置就行了
发表于 2013-3-8 10:26:25 | 显示全部楼层
那个PIO的代码下载进板子能识别出PCIE 的 id 号吗???
发表于 2013-7-24 13:57:08 | 显示全部楼层
求回复啊,可不可以直接用PIO的例程
????????????
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 09:59 , Processed in 0.020404 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表