在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7525|回复: 17

[求助] 流片失败问题

[复制链接]
发表于 2013-3-4 15:49:54 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
做了一个比较器,流片后出现了问题,请问下原因:
我分析是这样的,本来nmos的bulk是接到低电平的,也就是地上,但是我们做版图的时候把nmos的bulk和s接到一起了,是不是信号就从d直接流到s再流到gnd上了?从而引起的问题呢?请有经验的大神解答。
(lvs&DRC)均已通过,是不是LVS&DRC也检查不出来这种问题呢?
发表于 2013-3-4 16:14:48 | 显示全部楼层
你有才,没有deep nwell 你也敢将nmos 衬底接地?你好好看看工艺书。浪费流片机会!
发表于 2013-3-4 16:55:55 | 显示全部楼层
这个是不是用了deep Nwell的啊,否则为什么LVS检查不出来错,或者在画版图时为了过LVS在这一块另外画了一个衬底。
发表于 2013-3-4 17:17:05 | 显示全部楼层
不知道你的电路啥样,如果电路里面的S是抬起来的没有接到GND的话,那么你的Bulk也应该没有接到GND。
这样的话,版图怎么可能过lvs呢?你们的lvs命令里面,衬底不是soft tie么?
如果lvs里面没有定义衬底soft tie,那只能说你们的设计流程管理问题不小啊。
 楼主| 发表于 2013-3-4 22:20:21 | 显示全部楼层
回复 2# jiang_shuguo

我们是基本上整个模拟部分是放在一个大的deep nwell中,只有少数几个需要接独立电位的pmos管处将deep nwell 挖了几个洞。
    。
发表于 2013-3-5 00:10:50 | 显示全部楼层
这样结构的NMOS的deep nwell需要单独画,还要考虑不同电位的deep nwell之间有时候寄生channel。
发表于 2013-3-5 00:30:48 | 显示全部楼层
本帖最后由 fortissimo.g 于 2013-3-5 00:32 编辑

回复 5# gy83129698

那也是不行的
发表于 2013-3-5 08:59:58 | 显示全部楼层
应该不会,不然你怎么通过lvs的,你要通过一些监测点看看问题出在哪里
发表于 2013-3-5 10:12:36 | 显示全部楼层




    我看最有才的是你,看看逻辑关系:出现问题,楼主分析猜测,你以楼主的分析猜测为基础进行2次分析,楼主一旦找错方向你对个鸟,楼主既没有出图,又没有提deep nwell ,你叫什么!
发表于 2013-3-5 13:20:38 | 显示全部楼层
回复 9# lgy747


    你够狠
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 21:32 , Processed in 0.026720 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表