ISO14443 A多速率智能卡芯片解码器的设计验证结果

corball

ISO14443 A采用了100%ASK调制和改进的Miller编码作为阅读器-非接触卡芯片数据下行的传输标准，采用100%ASK的调制，简化了ASK解调电路的设计，基本上在ASK包络检测的基础上做变压检测既可以达到很好的效果；改进的Miller编码自身包含了时钟，因此，即便在100%调制没有13.56MHz载频振荡时钟的情形下，数据也可以被正确接收。因此，在克服了改进Miller解码器的基础上，设计的非接触卡ASIC相比较于B型产品，有些优势，很多文章都做个表述，不在这里赘述。
升版后的14443 A除了将数据速率从106Kbps提升到212、424、847（8）kbps以外，在高速度下，ASK调制系数也不总是100%，而是允许Pause期间有较强的信号。仍然，和B型10%的ASK调制系数相比，解调还是比较容易的，难点仍然在改进的Miller编码解调方面。在106Kbps时代，一些ASIC的解码器涉及根据对载频脉冲的计数采用人为溢出办法，恢复不太精确的码位时钟（ETU Clock）。在106Kbps码率下对Pause宽度的适用性不好，外特性的直接体现就是阅读器的兼容性不好。在212-847kbps的高速端，由于计数器长度（847K=fc/16）的影响，主动溢出的方法基本不能实现正确的解码功能。
提交的发明专利申请201310018338.5采用类似“游标卡尺”的功能电路，能够得到50%占空比的ETU Clock；将恢复的ETU Clock边沿和阅读器Pause信号的边沿错开了1/8个ETU ClOCK，从而很好的实现了106Kbps-847Kbps的数据解码；解码输出的不归零数据也和Pause的边沿错开了1/8 ETUClock，对不同的Pause宽度具有很强的适应能力，有效抑制电源的毛刺干扰。该技术对我国的高端双界面银行卡芯片产业将是很大推动。
验证的设计采用0.18um CMOS工艺，芯片内部电源采用1.8VDC设计，可提供样品评估Die。106Kbps部分解码的不归零数据信号和ETU Clock展示如下：

corball

回复 1# corball
高速率的数据恢复时钟何不归零码数据(212Kbps、424Kbps、848Kbps)的测试结果。
ISO14443_AFE_设计-测试信号-高速率测试.pdf (208.52 KB, 下载次数: 245 )

2013-2-27 08:39 上传

点击文件名下载附件

igooo

看看！！！

czx08

回复 1# corball


   你好！    我们现在也在做848kbps高速读卡项目，想向你请教下：
  1. 848k的读卡速率对天线有没有什么要求，现在同一个天线读106k很稳定，但是读848k很容易失败。
  2. 是不是一定要靠改软件来实现848k读卡的效果？只靠调天线参数有没有效果？

谢谢！

corball

对于天线网络来说，首先要有足够的带宽能够通过848Kbps信号，可以使用3dB衰减来理解带宽，就是13.56MHz的上下行频带+/-848KHz频带内，相对于13.56MHz的增益，不低于3dB。但是，带宽的增加会损害能量耦合效率 - 调谐程度越高，耦合传递能量的效率越高，反之，调谐程度低，能量耦合，从阅读器天线传递到智能卡天线的能量就少。这个差距有多大呢？在无限传输能量领域，效率可以高达90%，但是那个带宽很低，基本上就限制了数据传输；在智能卡（ISO14443）领域，能量耦合传输的效率在千分之几~百分之几之间。在现有的有载波幅度调制体系下（大概对应2006年的ISO14443规范）为了满足更高的速率，要求芯片有更好的低功耗特性。
具体到特定的设计，可以将芯片内部的调谐电容、芯片工况下的负载（可变的）使用集中参数的电容和电阻来模拟，和天线构成网络，使用网络分析仪来评定天线网络的带宽，进一步，可以使用调制数据的信号，观测数据在传递网络中被抑制的情况。-- 当然，仅靠计算，也可以知道一、二。

corball

回复 4# czx08

2011年，ISO14443已经升级到VHBR了，目前NXP的水平是：收20.34Mbps，发6.8Mbps；ST和AMS等的水平：收6.8Mbps，发3.4Mbps。以ASK模式的智能卡估计在3~5年内就会被淘汰。

corball

回复 4# czx08

czx08您好，我在您的帖子后面作了回复，但是没有使用回复模式。到848Kbps的通信是比较考究的，要融合磁耦合能量传输效率与通信带宽、芯片的低功耗设计以及解调和解码器的设计。特别是解码器的设计，在106Kbps时代，可以对Pause的边沿处理不需要特别仔细的考虑，但是到了848Kbps时代，一个数据为只有16个时钟脉冲，1/4的pause为宽只有4个载波振荡；考虑到Pause不再是100%的ASK调制，而是40%~100%的ASK，电路就要复杂很多，有多方面的考虑才能实现兼容性好、稳定的双向848Kbps通信。从我发文的内容和图片上，我们的设计可以承受Pause边沿+/-12%~+/-23%的不稳定，都能够正确地解调和解码。Pause的边沿问题可能是阅读器本征（厂家多，电路板实现差距大）的，也可能是传输过程造成的（带宽等问题），也可能是ASK解调带来的。实现这个技术，我们申请了多个发明专利，近期较早的将获得授权。如有可能，我们可以通过设计等方式协助贵单位实现该产品的设计。我们可以提供射频模拟部分（AFE）的样片，便于合作方的设计和调试基带。我的单位是：中国科学院微电子研究所，邮件：luxiaodong@ime.ac.cn（个人介绍 - http://sourcedb.ime.cas.cn/zw/zjrck/201111/t20111116_3397054.html）。如有促成合作的可能，将不胜感谢。对于我们来讲，也是开拓资金渠道，进行下一步VHBR的研究。

suxiaoxin

sdfgsdgdgdfdfg

czx08

回复 7# corball


   谢谢！   你是说一定要在NXP的方案上再添加其他电路，才能实现848k的读卡？

corball

回复 9# czx08

我想了解一下您那里是作阅读器还是做智能卡芯片。如果只做阅读器，采用NXP、EM等套片，还是很简单的，除了按照芯片的应用笔记（Application Notes）一步一步落实之外，剩下的就是团队成员的基本功底了，也就是单片机系统（一般是这样，特殊的可能是智能手机平台，大同小异），没有什么困难的。如果要设计芯片，那么碰到问题就不是一两句话能解决的了。从天线匹配、信号耦合、放大、整形、电源稳压、POR信号、时钟恢复、解调、解码，乃至信号负载调制发送等整个芯片的射频模拟前端（Analog Front End）都需要仔细推敲。